专利名称：使用穿通电极制备堆叠封装的方法
技术领域：
本发明总地涉及制备堆叠封装(stack package )的方法，更具体而言， 涉及一种制备堆叠封装的方法，其能防止制备良率的下降以及由于热疲劳所 造成的半导体芯片的品质降低。
背景技术：
在半导体产业，正持续发展各种封装技术以满足对于小型化和安装可靠 度的持续需求。举例而言，对于小型化的需求已经加速了封装开发到使封装 尺寸非常接近芯片本身尺寸的程度。对于安装可靠度的需求已经加速了用于 改善安装后器件的安装作业效能和机械、电性可靠度的技术发展。
电器和电子装置的发展趋势显然正朝向小型化和高功能性迈进。为了朝 向较小且多功能的器件迈进，正在研发各种技术来提供具有高容量的半导体 模组。 一种用以提供具有高容量的半导体模组的技术就是提供一种高度集成 的半导体芯片。由于要求小型化，所以单元(cell)可形成在半导体芯片中 有限的区域中。因此，通过在半导体芯片的有限区域中集成更多的单元来实 现高集成度的半导体芯片。
然而，高集成度的存储芯片需要高精度技术(例如精细线宽)和冗长 的开发周期。由于此限制，过去已经提出各种堆叠技术以作为提供具有高容 量的半导体模组的另 一种方法。
目前，在各种堆叠技术中，最广泛使用的堆叠技术是使用穿通电极的堆 叠封装。在使用穿通电极的堆叠封装中，堆叠的半导体芯片经由穿通电极相 互电连接。穿通电极的使用导致堆叠封装尺寸减小及信号传输路径缩短。因 此，堆叠封装使得朝向小型化和多功能性变得有可能。
一般而言，使用穿通电极的堆叠封装可分为两种类型第一类型中，穿 通电极形成于晶片(wafer)级芯片中，所有工艺在堆叠之前即完成，之后芯 片被切割然后以芯片级堆叠；第二类型中，与穿通电极一起形成并且在堆叠 前经历所有工艺的晶片以晶片级堆叠，然后受到切割。虽然没有图示及详细说明，在形成堆叠封装的第一类型中，由于可堆叠 已经过测试过程的半导体芯片，因此可以增进制备良率。然而，在第一类型 中，制备堆叠封装所需的工艺数增加。再者，当焊接用于堆叠半导体芯片时, 问题在于焊料球的配置和焊接温度造成半导体芯片品质降低。在第二类型的 堆叠封装中，可以减少工艺成本且工艺本身能被简化。然而，在第二类型中 所有工艺皆在晶片级实行，因此问题在于，如果晶片的多个半导体芯片在制 备最初阶段的制备良率不佳时，在最后制备阶段的堆叠封装的制备良率有可 能会突然下降。
因此，当制备具有穿通电极的堆叠封装，需要一种能防止制备良率降低 以及由于热疲劳造成的半导体芯片品质降低的新技术。
发明内容
本发明的实施例针对一种制备堆叠封装的方法，其能够防止制备良率降 低以及由于热疲劳所造成的半导体芯片品质降低。
在本发明的一个方面， 一种制造晶片级堆叠封装的方法包括步骤背面 研磨包含多个第一半导体芯片的晶片的下表面；将支承构件附于所述被背面 研磨的晶片的下表面；在所述被背面研磨的晶片的各第一半导体芯片上堆叠 一个或更多第二半导体芯片；形成第一穿通电极以电连接堆叠的第一半导体 芯片和第二半导体芯片；将第三半导体芯片附到所堆叠的第二半导体芯片中的最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通 电极和与第二穿通电极连接的重配置线；将外部连接端子连接到第三半导体
芯片的重配置线；以及将其上堆叠第二和第三半导体芯片的晶片级的第一半 导体芯片切割成芯片级。
该支承构件可包括玻璃和晶片载体中的任一种。
第二半导体芯片的堆叠只在被背面研磨的晶片的被视为良好晶粒(die )
的第一半导体芯片上实行。
在形成第一穿通电极的步骤之后且在贴附第三半导体芯片的步骤之前， 该方法还包括移除该支承构件的步骤。
在连接外部连接端子的步骤之后且在切割第一半导体芯片成芯片级的 步骤之前，该方法还包括移除该支承构件的步骤。
堆叠第二半导体芯片的步骤可利用粘合剂或粘合带实行。形成第一穿通电极的步骤包括步骤经由蚀刻所堆叠的第二和第一半导
体芯片直到暴露支承构件来定义通孔；以及将金属性材料填充于该通孔中。 填充金属性材料的步骤可通过插入金属引脚(pin)或通过镀(plating) 来实行。
该第 一、第二和第三半导体芯片可包括具有相同功能的相同类型的半导 体芯片。
供选地，该第一、第二和第三半导体芯片可包括具有不同功能的不同类 型的半导体芯片。
在本发明另一方面中， 一种制备晶片级堆叠封装的方法包括步骤背面 研磨包含多个第一半导体芯片的晶片的下表面；将支承构件附到所述被背面 研磨的晶片的下表面；在所述被背面研磨的晶片的各第一半导体芯片上堆叠 一个或更多第二半导体芯片；形成第一穿通电极以电连接所堆叠的第一半导
体芯片和第二半导体芯片；将第三半导体芯片附到所堆叠的第二半导体芯片
中的最上面的芯片；在第三半导体芯片中形成电连接到第一穿通电极的第二 穿通电极和与第二穿通电极连接的重配置线；将外部连接端子连接到第三半 导体芯片的重配置线；以及将其上堆叠第二和第三半导体芯片的晶片级的第 一半导体芯片切割成芯片级。
该支承构件可包括玻璃和晶片载体中的任一种。
第二半导体芯片的堆叠只在被背面研磨的晶片的被视为良好晶粒(die )
的第一半导体芯片上实行。
在形成第一穿通电极的步骤之后且在贴附第三半导体芯片的步骤之前， 该方法还包括移除该支承构件的步骤。
在连接外部连接端子的步骤之后且在切割第一半导体芯片成芯片级的 步骤之前，该方法还包括移除该支承构件的步骤。
堆叠第二半导体芯片的步骤可利用粘合剂或粘合带实行。
形成第一穿通电极的步骤包括步骤经由蚀刻所堆叠的第二半导体芯片 和第一半导体芯片直到暴露支承构件来定义通孔；以及将金属性材料填充于 该通孑L中。
填充金属性材料的步骤可通过插入金属引脚(pin)或通过镀(plating) 来实行。
该第一、第二和第三半导体芯片可包括具有相同功能的相同类型的半导
7体芯片。
供选地，该第一、第二和第三半导体芯片可包括具有不同功能的不同类型的半导体芯片。
图1A-1F是剖视图，用于示出根据本发明一实施例的制备堆叠封装的方法的工序。
具体实施例方式
下面将简要描述本发明的技术原理。在本发明中，当半导体芯片已被测试且被确定为良好晶粒之后，半导体芯片堆叠在晶片的各半导体芯片上。然后，以晶片级形成穿通电极以电连接所堆叠的半导体芯片。晶片然后被切割成芯片级，藉此制备多个堆叠封装。
因此，与半导体芯片以芯片级堆叠且然后形成穿通电极的常规技术相比，在本发明中工艺数量减少。在本发明中，可以解决与焊接温度所导致的半导体芯片品质下降相关的问题。此外，在本发明中，由于在半导体芯片堆叠于晶片级半导体芯片上之前进行测试以确定良好的晶粒，所以可以解决初
体地，当只有确定为良好晶粒的半导体芯片堆叠于确定为良好晶粒的晶片级半导体芯片上时，制备良率可显著提升。
下文中，将参照
本发明的一特定实施例。
图1A-1F是剖视图，示出根据本发明一实施例的堆叠封装的制备方法的工序。
参照图1A,准备包括经过测试后被确定为良好晶粒的多个第一半导体芯片102的晶片100(藉此导致高的制备良率)。各第一半导体芯片102具有第一焊垫104。
参照图1B,晶片100的下表面的预定厚度被背面研磨。附图标记100a表示被背面研磨的晶片。支承构件110例如玻璃或晶片载体附到被背面研磨的晶片100a的下表面。
参照图1C， 一个或更多第二半导体芯片112仅堆叠在支承构件110附到其下表面的被背面研磨的晶片100a的第一半导体芯片102中的被确定为
8良好晶粒的芯片上。也就是说， 一个或更多第二半导体芯片(仅)堆叠在确 定为良好晶粒的第一半导体芯片110的每个上。在本发明一实施例中，第二 半导体芯片112可选自来自具有低制造良率的晶片的被确定为良好晶粒的半 导体芯片。然后，这些所选择的半导体芯片能从具有低制备良率的晶片切割，
且然后作为第二半导体芯片112提供。举例而言，如果一晶片被确定为具有 低的良好晶粒产率的晶片，则该晶片可被选择用作供给第二半导体芯片的晶 片。在任何情况下，第二半导体芯片112 (其为芯片级)应为被确定为良好 晶粒的半导体芯片。各第二半导体芯片112具有第二焊垫114，且使用粘合 构件120例如粘合剂或粘合带堆叠于对应的第一半导体芯片102 (或与第一 半导体芯片对应的第二半导体芯片)上。此外，第二半导体芯片112例如面 向上地以一方式堆叠，使得第一半导体芯片102的第一焊垫104和第二半导 体芯片112的对应的第二焊垫114沿垂直线对准。
参照图1D，通过蚀刻第一半导体芯片102以及堆叠于对应的第一半导 体芯片102上的一个或更多第二半导体芯片112的每个直到支承构件IIO被 暴露，来定义通孔。例如，通孔定义为穿过所堆叠的第一半导体芯片102和 与第 一半导体芯片对应的 一个或更多第二半导体芯片112的所有焊垫104和 114,通孔穿过的焊垫沿垂直线对准。
通过用金属性材料填充通孔，在通孔中形成第一穿通电极130，从而连 接所堆叠的第一半导体芯片102和第二半导体芯片112的对应的焊垫104和 114。也就是说，沿垂直线对准的焊垫通过填充于各对应的通孔中的金属性 材料连接。第一穿通电极DO例如通过镀工艺或通过插入金属引脚而形成。
参照图1E，附着到被背面研磨的晶片100a的下表面的支承构件106被 移除。第三半导体芯片132附到所堆叠的第二半导体芯片112中的最上面的 芯片。第三半导体芯片132用作盖帽晶粒且具有电连接到第一穿通电极130 的第二穿通电极140和电连接到第二穿通电极140的重配置线146。第三半 导体芯片132以与第二半导体芯片112的附着相同的方式利用粘合构件120 例如粘合剂或粘合带附着。用作到外部电路的安装装置的外部连接端子150 例如焊料球附着到第三半导体芯片132的重配置线146的球形焊盘部分。
参照图1F，其上堆叠外部连接端子150连接到的第三半导体芯片132 以及一个或更多第二半导体芯片112的被背面研磨的晶片100a受到切割。 通过该切割，形成根据本发明一实施例的堆叠封装200，其中第一半导体芯片102、 一个或更多第二半导体芯片112、以及作为盖帽晶粒的第三半导体 芯片132被堆叠且通过第一和第二穿通电极130和140彼此电连接。
从上面的描述可见，在本发明中，被确定为良好晶粒的个体半导体芯片 使用粘合构件例如粘合剂或粘合带堆叠于具有多个良好晶粒(因此具有高的 制备良率)的晶片的对应的各半导体芯片(该半导体芯片为良好晶粒)上。 穿通电极形成来电连接以晶片级堆叠的半导体芯片，之后晶片被切割为芯片 级，由此制备堆叠封装。
因此，在本发明中，仅良好晶粒被堆叠，因此相较于常规技术，将可增 进制备良率。具体而言，当被确定为良好晶粒的半导体芯片仅堆叠于亦被确 定为良好晶粒的晶片的半导体芯片上时，制备良率可进一步提升。此外，在 本发明中，形成穿通电极的复杂工艺在晶片级进行而不是在芯片级进行，因 此可减少工艺数量和加工成本。此外，在本发明中，半导体芯片用粘合构件 堆叠且因而不需要热工艺；因此能防止半导体芯片由于热疲劳而品质下降。
在根据本发明 一实施例的堆叠封装的制备方法中，相互堆叠的第 一至第 三半导体芯片可依据场合需求而包括相同类型或不同类型分半导体芯片。
虽然在前述实施例中，附着到被背面研磨的晶片的下表面的支承构件在 附着第三半导体芯'片之前被移除，但应理解，该支承构件可在附着第三半导 体芯片或将外部连接端子连接到重配置线之后被移除。
此外，在上述根据本发明一实施例的堆叠封装的制备方法中，作为盖帽 晶粒的第三半导体芯片以形成有第二穿通电极和重配置线的状态附着到第 二半导体芯片。就此而言，在本发明另一实施例中，可以预见，在第三半导 体芯片附着到第二半导体芯片而不具有第二穿通电极和重配置线之后，第二 穿通电极和重配置线可形成于所附着的第三半导体芯片中或上。在根据本发 明另一实施例的堆叠封装的制备方法中，除了附着第三半导体芯片以及形成 第二穿通电极和重配置线的工艺之外，其余工艺与前述实施例相同。
虽然已描述了本发明的特定实施例用于说明，但是本领域技术人员将意 识到，各种修改、添加和替换是可行的，不偏离如所附权利要求定义的本发 明的思想和范围。
本申请要求2008年2月1日提交的韩国专利申请No. 10-2008-0010470 和2008年10月21日提交的韩国专利申请No. 10-2008-103086的优先权， 在此通过引用并入其全部内容。
权利要求
1. 一种制备晶片级堆叠封装的方法，包括步骤背面研磨包括多个第一半导体芯片的晶片的下表面，该第一半导体芯片为晶片级；将支承构件附着到被背面研磨的晶片的下表面；将一个或更多单独的第二半导体芯片堆叠到对应的第一半导体芯片上；形成第一穿通电极以将该第一半导体芯片电连接到对应的一个或更多第二半导体芯片；将第三半导体芯片附着到所堆叠的第二半导体芯片中的各个最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和电连接到该第二穿通电极的重配置线；将外部连接端子连接到该第三半导体芯片的重配置线；以及切割其上堆叠对应的第二和第三半导体芯片的晶片级的第一半导体芯片，使得该第一半导体芯片处于芯片级。
2. 如权利要求1所述的方法，其中该支承构件包括玻璃和晶片载体中的 任一种。
3. 如权利要求1所述的方法，还包括确定被背面研磨的晶片的第一半导 体芯片是否为良好晶粒的步骤，其中该第二半导体芯片仅堆叠在被确定为良好晶粒的第一半导体芯片上。
4. 如权利要求1所述的方法，还包括步骤在形成该第一穿通电极之后且在附着该第三半导体芯片之前，移除该支 承构件。
5. 如权利要求1所述的方法，还包括步骤在连接该外部连接端子之后且在切割该第一半导体芯片以使该半导体 芯片处于芯片级之前，移除该支承构件。
6. 如权利要求1所述的方法，还包括在第一和第二半导体芯片的相邻的 堆叠半导体芯片之间插置粘合剂或粘合带的步骤。
7. 如权利要求1所述的方法，其中形成第一穿通电极的步骤包括 蚀刻各第一半导体芯片和堆叠在对应的各第一半导体芯片上的一个或更多第二半导体芯片以定义暴露所述支承构件的通孔；以及 将金属性材料填充于各通孔中。
8. 如权利要求7所述的方法，其中填充金属性材料的步骤包括插入金属 引脚或镀。
9. 如权利要求1所述的方法，其中该第一、第二和第三半导体芯片的每 个包括相同种类的半导体芯片，每个半导体芯片具有相同的功能。
10. 如权利要求I所述的方法，其中该第一、第二和第三半导体芯片 的每个包括不同种类的半导体芯片，每个半导体芯片具有不同的功能。
11. 一种制备晶片级堆叠封装的方法，包括步骤提供包含多个第 一半导体芯片的晶片，该第 一半导体芯片处于晶片级； 将一个或更多单独的第二半导体芯片堆叠于该晶片的对应的第 一半导 体芯片上；形成第一穿通电极以将该第一半导体芯片电连接至对应的一个或更多 单独的第二半导体芯片；以及切割其上堆叠对应的单独的第二半导体芯片的晶片级的第 一半导体芯片，使得该第一半导体芯片处于芯片级。
12. 如权利要求11所述的方法，还包括步骤将第三半导体芯片附着到所堆叠的第二半导体芯片的各最上面的芯片；在所附着的第三半导体芯片中形成第二穿通电极，使得该第二穿通电极 电连4^到该第一穿通电^l;在该第三半导体芯片上形成重配置线，使得该重配置线电连接到该第二 穿通电极；以及将外部连接端子连接到该第三半导体芯片的重配置线。
13. 如权利要求12所述的方法，其中提供晶片的步骤包括 背面研磨包括所述多个第一半导体芯片的晶片的下表面；以及 将支承构件附着到被背面研磨的晶片的下表面。
14. 如权利要求13所述的方法，还包括步骤在形成该第一穿通电极之后且在附着该第三半导体芯片之前，移除该支 承构件。
15. 如权利要求13所述的方法，还包括步骤在连接所述外部连接端子的步骤之后且在切割该第一半导体芯片以使该第 一半导体芯片处于芯片级的步骤之前，移除该支承构件。
16. 如权利要求11所述的方法，还包括确定该第一半导体芯片是否为 良好晶粒的步骤，其中该第二半导体芯片仅堆叠在被视为良好晶粒的该第 一半导体芯片上。
17. 如权利要求11所述的方法，还包括在所述第一和第二半导体芯片的相邻的堆叠的半导体芯片之间插置粘合剂或粘合带的步骤。
18. 如权利要求ll所述的方法，其中形成该第一穿通电极的步骤包括: 蚀刻各第 一半导体芯片和堆叠在对应的各第 一半导体芯片上的一个或更多第二半导体芯片以定义暴露所述支承构件的通孔；以及在各通孔中填充金属性材料。
19. 如权利要求18所述的方法，其中填充金属性材料的步骤包括插设 金属引脚或镀。
20. 如权利要求11所述的方法，其中该第一、第二和第三半导体芯片半导体芯片每个具有相同的功能，该不同种类的半导体芯片每个具有不同的 功能。
全文摘要
本发明提供一种制备晶片级堆叠封装的方法，包括步骤背面研磨包括多个第一半导体芯片的晶片的下表面；将支承构件附着到被背面研磨的晶片的下表面；将一个或更多单独的第二半导体芯片堆叠到被背面研磨的晶片的各第一半导体芯片上；形成第一穿通电极以电连接所堆叠的第一半导体芯片和第二半导体芯片；将第三半导体芯片附着到所堆叠的第二半导体芯片中的最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和连接到该第二穿通电极的重配置线；将外部连接端子连接到该第三半导体芯片的重配置线；以及切割其上堆叠第二和第三半导体芯片的晶片级的第一半导体芯片以用于芯片级半导体封装。
文档编号H01L21/60GK101499464SQ20091000338
公开日2009年8月5日 申请日期2009年1月22日 优先权日2008年2月1日
发明者崔亨硕, 朴昌濬, 李荷娜, 金圣哲, 金圣敏, 韩权焕 申请人:海力士半导体有限公司