电连接器系统的制作方法

专利名称：电连接器系统的制作方法
技术领域：
本发明涉及一种电连接器系统，更特别地涉及一种用于安装衬底的电连接器系 统。
背景技术：
如图1所示，底板连接器系统通常用来连接第一衬底2，例如印刷电路板，其平行 (垂直)于第二衬底3，例如另一印刷电路板。随着电子元件尺寸的减小以及电子元件总体 上变得更加复杂，通常期望在一个电路板或其它衬底上以更小的空间装配更多的元件。由 此更期望减小底板连接器系统内的电气端子之间的空间，并且增加底板连接器系统内装配 的电气端子的数量。因此，期望开发出能够以更快速度进行操作的底板连接器系统，同时还 能增加底板连接器系统内装配的电气端子的数量。

发明内容
根据本发明，用于安装衬底的电连接器系统包括多个电接触组件。每个电接触组 件包括以平行关系设置的多个电触头。每个电触头限定一个长度方向。多个绝缘部沿所述 长度方向定位从而以平行关系容纳多个电触头，其中上述绝缘部沿着多个电触头的长度彼 此间隔开来。多个绝缘部之间的间隔使得每个电接触组件在绝缘部之间以所希望的结构被 弯曲。多个外壳部分包括多个电接触通道，每个通道包括导电面并且适于容纳所述电接触 组件的至少一对电触头。多个电接触组件使电触头以多行和多列的矩阵形式配置在电连接 器的匹配端，成行的电触头平行于衬底的平面。多个外壳部分的一个外壳部分以及多个电 组件的相关电接触组件在连接器的匹配端形成一行电触头阵列。多个外壳部分被成形为当 被组装成相互临近时形成电触头的阵列，并且多个接触通道的各电接触通道将阵列中成对 的电触头与其它成对的电触头电气分离。


图1是将第一衬底连接到第二衬底的底板连接器系统的示意图。图2是高速底板连接器系统的一部分的透视图。图3是图2的高速底板连接器系统的局部分解图。图4是基片组件的透视图。图5是图4的基片组件的部分分解图。图6a是基片组件的中央框架的透视图。图6b是基片组件的中央框架的另一透视图。图7a是图4的基片组件的局部分解图。图7b是中央框架的横截面图。图8示出了闭环型电匹配连接器。图9a示出了三叉的电匹配连接器。
图9b示出了双叉的电匹配连接器。图9c示出了电匹配连接器其它的实施例。图9d示出了电匹配连接器的镜像对。图9e示出了电匹配连接器的多个镜像对。图10示出了多个接地片。图11示出了接地片的透视图。图12示出了基片组件的另一透视图。图13示出了组织器。图14是基片壳体的透视图。图15是基片壳体的其它透视图。图16是多个基片组件的横截面图。图17a是包括多个匹配脊和多个匹配凹槽的中央框架的侧视图。图17b是包括多个匹配脊和多个匹配凹槽的多个基片组件的截面图。图18a是端头单元的透视图。图18b示出了端头单元的匹配面的一种实施方式。图18c示出了端头单元的匹配面的另一种实施方式。图18d示出了基本上由C形接地屏蔽和接地片包围的一对信号引脚。图19a示出了端头单元的信号引脚的一种实施方式。图19b示出了端头单元的信号引脚的另一种实施方式。图19c示出了端头单元的信号引脚的又一种实施方式。图19d示出了端头单元的一对镜像信号引脚。图20a是端头单元的C形接地屏蔽的透视图。图20b是图20a的端头单元的C形接地屏蔽的另一视图。图20c示出了端头单元的C形接地屏蔽的另一实施方式。图20d示出了端头单元的C形接地屏蔽的又一实施方式。图20e示出了端头单元的C形接地屏蔽的另一实施方式。图21示出了端头单元的接地片的一种实施方式。图22是高速底板连接器系统的透视图。图23是图22的高速底板连接器系统的另一透视图。图24是图22的高速底板连接器系统的又一透视图。图25示出了端头单元的安装面的一种实施方式。图26a示出了高速底板连接器系统的降噪印迹(noise-cancellingfootprint)的 一种实施方式。图26b是图26a的降噪印迹的局部放大图。图27a示出了端头单元的安装面的另一种实施方式。图27b示出了图27a的端头单元的安装面的降噪印迹。图27c示出了端头单元的安装面的又一种实施方式。图27d示出了图27c的端头单元的安装面的降噪阵列。图28a示出了可以用于高速底板连接器系统的衬底印迹(substratefootprint)。
图28b示出了图28a的衬底印迹的放大视图。图28c示出了可以用于高速底板连接器系统的衬底印迹。图28d示出了图28c的衬底印迹的放大视图。图29a示出了包括引导柱和匹配栓的端头单元。图29b示出了用于图28a的端头单元的基片壳体。图30a示出了多个基片组件的安装端。图30b是图29a所示的多个基片组件的安装端的降噪印迹的局部放大图。图31a是连接杆的透视图。图31b示出了与多个基片组件啮合的连接杆。图32a示出了图2的高速底板连接器系统的插入损耗与频率关系的性能图。图32b示出了图2的高速底板连接器系统的回程损耗与频率的关系的性能图。图32c是示出了图2的高速底板连接器系统的近端串扰噪声与频率的关系的性能 图。图32d示出了图2的高速连接器系统的远端串扰噪声与频率的关系的性能图。图33是高速底板连接器系统的另一种实施方式的透视图。图34是基片组件的分解图。图35a是中央框架的前透视图。图35b是中央框架的侧视图。图35c是中央框架的后透视图。图36示出了基片组件的前视和侧视图。图37a是基片壳体的前视图。图37b是基片壳体的后视图。图38是多个基片组件的横截面视图。图39a示出了未匹配的端头单元、基片壳体和多个基片组件。图39b示出了匹配了的端头单元、基片壳体和多个基片组件。图39c示出了未匹配的端头单元、基片壳体和多个基片组件的后视透视图。图39d示出了未匹配的端头单元、基片壳体和多个基片组件的放大的后透视图。图40a示出了图33的高速底板连接器系统的插入损耗与频率的关系的性能图。图40b示出了图33的高速底板连接器系统的回程损耗与频率的关系的性能图。图40c示出了图33的高速底板连接器系统的近端串扰噪声与频率的关系的性能 图。图40d示出了图33的高速连接器系统的远端串扰噪声与频率的关系的性能图。图41是高速底板连接器的另一实施方式的透视图和局部分解图。图42是图41的高速底板连接器的另一透视图和局部分解图。图43a是基片组件的透视图。图43b是基片组件的局部分解图。图44a是壳体和嵌入的接地框架的透视图。图44b是可以位于壳体的一侧的接地框架的透视图。图44c是带有位于壳体一侧的接地框架的基片组件的透视图。
图45是基片组件的横截面视图。图46示出了基片组件的前视和侧视图。图47a示出了接地屏蔽的一种实施方式。图47b示出了具有跨越两个电匹配连接器并电连接第一和第二壳体的接地屏蔽 的组装好的基片组件。图47c和47d是具有跨越两个电匹配连接器并电连接第一和第二壳体的接地屏蔽 的组装好的基片组件的另外的示例。图48a是端头单元的匹配面的透视图。图48b是基片壳体的透视图。图49示出了两个相邻基片组件之间的空气间隙。图50a是未匹配的高速底板连接器系统的透视图。图50b是匹配的高速底板连接器系统的透视图。图51a是多个基片组件和组织器的透视图。图51b是多个基片组件和组织器的另一透视图。图52a是安装面组织器的一个实施方式的透视图。图52b是位于多个基片组件的安装面的图52a的安装面组织器的放大视图。图52c是带有图52a的安装面组织器的图41的高速底板连接器的透视图。图53a是安装面组织器的另一实施方式的透视图。图53b示出了从图53a的安装面组织器延伸的多个突起产生的多个基片组件的安 装端处的空气间隙。图53c和53d是穿过图53a的安装面组织器延伸的多个突起的其它示例。图54a示出了图41的高速底板连接器系统的插入损耗与频率的关系的性能图。图54b示出了图41的高速底板连接器系统的回程损耗与频率的关系的性能图。图54c示出了图41的高速底板连接器系统的近端串扰噪声与频率的关系的性能
图。
图54d示出了图41的高速连接器系统的远端串扰噪声与频率的关系的性能图。
图55是高速底板连接器系统的又一实施方式的一部分的透视图。
图56a是接地屏蔽的透视图。
图56b是多个壳体组件的透视图。
图56c是接地屏蔽的另一透视图。
图57a示出了多个未弯曲的电接触组件。
图57b示出了多个弯曲的电接触组件。
图58是电匹配连接器的差分对的放大视图。
图59示出了电触头阵列和接地屏蔽的安装端的降噪印迹。
图60是安装端组织器的前视图。
图61a是高速底板连接器系统的一部分的侧视图。
图61b是高速底板连接器系统的一部分的透视图。
图62示出了与端头单元匹配的多个基片组件和接地屏蔽。
图63a示出了图55的高速底板连接器系统的插入损耗与频率的关系的性能图。
6
图63b示出了图55的高速底板连接器系统的回程损耗与频率的关系的性能图。图63c示出了图55的高速底板连接器系统的近端串扰噪声和频率的关系的性能 图。图63d示出了图55的高速连接器系统的远端串扰噪声和频率的关系的性能图。图64是多个基片组件的匹配端的示例。图65是多个基片组件的匹配端的另一示例。图66a是端头组件的透视图。图66b是图66a的端头组件的侧视图。图67示出了图66a和66b的端头组件的安装引脚布局图。图68是多个基片组件的一种实施方式的匹配端的示例。图69是多个基片组件的另一种实施方式的匹配端的示例。图70是多个基片组件的又一种实施方式的匹配端的示例。图71a示出了包括图66-70设计的基片组件的高速底板连接器系统的插入损耗与 频率的关系的性能图。图71b示出了包括图66-70设计的基片组件的高速底板连接器系统的回程损耗与 频率的关系的性能图。图71c示出了包括图66-70设计的基片组件的高速底板连接器系统的近端串扰噪 声与频率的关系的性能图。图71d示出了包括图66-70设计的基片组件的高速连接器系统的远端串扰噪声与 频率的关系的性能图。
具体实施例方式本发明涉及用来安装衬底的高速底板连接器系统，其能够以至少25Gbps的速度 操作，同时在一些实施方式中还提供了每英寸至少50对的电连接器的引脚密度。如下面 将详细说明的，本发明的高速连接器系统的实施方式可以提供接地屏蔽和/或其它接地结 构，它们基本上以三维的方式穿过底板印迹、底板连接器和子卡印迹来密封电连接器对，这 些电连接器对可以是差分电连接器对。这些封装的接地屏蔽和/或接地结构，与包围自身 电连接器对的差分空腔的电介质填充物一起，当高速底板连接器系统以至少30GHz的频率 操作时，防止不期望的非横向的、纵向的和高阶模式的传播。进而，如下面所详细描述的，本发明的高速连接器系统的实施方式可以在电连接 器对的每个连接器之间提供基本上相同的几何形状，以防止纵向模变。参照图2-32描述了第一高速底板连接器系统100。如下面所详细描述，高速底板 连接器100包括多个基片组件102，它们通过基片壳体104彼此相邻的布置在连接器系统 100 内。多个基片组件102的每个基片组件106包括中央框架108，第一电触头阵列 110 (也称为第一引导框架组件)，第二电触头阵列112 (也称为第二引导框架组件)，多个 接地片132和组织器134。在一些实施方式中，中央框架108包括电镀塑料或压铸接地基 片例如在镍(Ni)上镀锡(Sn)或锌(Zn)压铸片，并且第一和第二电触头阵列110、112包括 磷青铜和在镍(Ni)上镀金(Au)或锡(Sn)。然而，在其它实施方式中，中央框架108可以包括铝(A1)压铸片，导电聚合体、金属注射成型(injection molding)体、或任何其他类型 的金属；第一和第二电触头阵列110、112可以包括任何铜(Cu)合金材料；并且镀料可以是 任何贵金属例如钯或例如钯-镍合金或在接触区域覆钯的金，在安装区域中的锡(Sn)或镍 (Ni)，和在地板或基板上镀镍(Ni)。中央框架108限定了第一侧114和与第一侧114相对的第二侧116。第一侧114 包括限定了多个第一通道118的导电表面。在一些实施方式中，多个第一通道118的每个 通道与绝缘层119例如模压塑料绝缘体平行(line)，以使得当第一电触头阵列110基本上 位于多个第一通道118内时，绝缘层119将电触头与第一侧114的导电表面相互电隔离。类似地，第二侧116还包括限定了多个第二通道120的导电表面。在一些实施例 中，与多个第一通道118 —样，多个第二通道120的每个通道与绝缘层121例如模压塑料绝 缘体平行，以使得当第二电触头阵列112基本上位于多个第二通道120内时，绝缘层121将 电触头与第二侧116的导电表面相互电隔离。如图7b所示，在一些实施方式中，中央框架包括位于第一和第二侧114、116之间 的嵌入的导电罩115。该导电罩115电连接第一侧114的导电表面和第二侧116的导电表参照图4，当组装时，第一电触头阵列110基本上位于中央框架108的第一侧114 的多个通道118内，并且第二电触头阵列112基本上位于中央框架108的第二侧116的多 个通道130内。当位于多个通道118、120内时，第一电触头阵列110的每个电触头与第二 电触头阵列112的每个电触头位置相邻。在一些实施方式中，第一和第二电触头阵列110、 112位于多个通道118、120内以使得相邻电触头之间的距离在整个基片组件106范围内基 本上相同。此外，第一和第二电触头阵列110、112的相邻电触头形成一个电触头对130。在 一些实施方式中，电触头对130可以是电触头差分对。当位于多个通道118、120时，第一和第二电触头阵列110、112的电匹配连接器129 从基片组件106的匹配端131延伸。在一些实施方式中，电匹配连接器129是如图7a和图 8所示的闭环形的，而在其它实施方式中，电匹配连接器129是如图9a所示的三叉形，或如 图9b所示的双叉形。其它匹配连接器形状可以具有多个分叉。电匹配连接器129的另外 一些实施方式的示例如图9c所示。应当理解的是三叉形、双叉形、或闭环形的电匹配连接器129在多尘环境中提供 了经过改善的可靠性；在不稳定环境中改进性能，例如有振动或物理震动的环境；由于平 行电路径导致的低接触阻抗；而且由于能量趋于从盒状电匹配连接器129的尖端辐射出 去，闭环形或三叉形的配置提供了改进的电磁性能。参照图9d和9e，在一些实施方式中，对于每个电触头对130，第一电触头阵列110 的电触头与第二电触头阵列112的电触头镜像相邻。应当理解的是电触头对的镜像电触头 有利于制造，并且有处于高速电性能的列到列的一致性，并且还提供了两列配对的独特结 构。当位于多个通道118、120时，第一和第二电触头阵列110、112的衬底啮合元件172 例如电接触安装引脚，远离基片组件106的安装端170延伸。第一电触头阵列110包括第一隔板122和第二隔板124以适当地间隔每个电触头 用于基本上插入到多个第一通道118内。类似地，第二电触头阵列112包括第一隔板126和第二隔板128以适当地间隔每个电触头用于基本上插入到多个第二通道120内。在一些 实施方式中，第一电触头阵列110的第一和第二隔板122、124和第二电触头阵列112的第 一和第二隔板126、128包括模制塑料。第一和第二电触头阵列110、112基本位于多个通道 118、120内，第一电触头阵列110的第一隔板122邻接第二电触头阵列112的第一隔板126。在一些实施方式中，第一电触头阵列110的第一隔板122可以形成为齿状侧面或 波浪状侧面，并且第二电触头阵列的第一隔板126可以形成为互补的齿状侧面或互补的波 浪状侧面，以使得当第一隔板122、126邻接时，第一隔板122、126的互补侧面啮合并匹配。如图4、10、11所示，多个接地片132位于基片组件106的匹配端131以远离中央 框架108延伸。接地片132电连接到中央框架108的第一和第二侧114、116中的至少一 个。通常，接地片132是桨形的并且至少一个接地片132位于基片组件的匹配端131的每 个电触头对130之上和之下。在一些实施方式中，接地片包括电镀到黄铜上的镍(Ni)上的 锡(Sn)或其它导电镀层或基体金属。组织器134位于基片组件106的匹配端131。组织器包括多个孔135，当组织器 134位于基片组件106的匹配端131时，其允许电匹配连接器129和接地片132从基片组件 106延伸穿过组织器134。组织器用来将中央框架108、第一电触头阵列110、第二电触头阵 列112和接地片132牢固地固定在一起。参照图2和3，基片壳体104在每个基片组件106的匹配端131啮合多个基片组件 102。基片壳体104接收从多个基片组件102延伸出的电匹配连接器129和接地片132，并 将每个基片组件106布置为紧邻多个基片组件102中的另一个基片组件106。如图16所 示，当彼此紧邻布置时，两个基片组件106基本上限定了在第一基片组件106的电触头的长 度和第二基片组件106的电触头的长度之间的多个气隙134。每个空气间隙134用来电隔 离与基片组件106的气隙134布置在一起的电触头。参照图17a和17b，在一些实施方式中，每个中央框架108限定了从中央框架108 的第一侧114延伸的多个匹配脊109和从中央框架108的第二侧116延伸的多个匹配脊 109。此外，每个中央框架限定了位于中央框架108的第一侧114的多个匹配凹槽111和位 于中央框架108的第二侧116的多个匹配凹槽111。如图17a所示，在一些实施方式中，匹配脊109中的一个和匹配凹槽111中的一个 位于中央框架108的第二侧116上的多个第二通道120的每个通道之间。进一步地，匹配 脊109和匹配凹槽111位于中央框架108的第一侧114上多个第一通道118的每个通道之 间，其与第二侧上的匹配凹槽ill和匹配脊109互补。由此，如图17b所示，当两个基片组 件106在基片壳体104内彼此邻接时，从第一基片组件106的第一侧114延伸的匹配脊109 与位于邻接的第二基片组件106的第二侧116上的匹配凹槽111啮合，并且从第二基片组 件106的第二侧116延伸的匹配脊109与位于邻接的第一基片组件106的第一侧114上的 匹配凹槽111啮合。形成的重叠113具有改善相邻基片组件106之间接触的效果。此外，形成的重叠 113阻断了相邻气隙134之间直接的信号通道，由此改进了信号在位于气隙134内的第一和 第二电触头阵列110、112的电触头上的传输性能。如图18-23所示，连接器系统100还包括用来与基片壳体104匹配的端头模块 136。端头模块136的与基片壳体104啮合的匹配面包括多个C形接地屏蔽138、一行接地片140和多个信号引脚对142。在一些实施方式中，端头模块136可以包括液晶聚合物(LCP) 绝缘体；信号引脚对142包括磷青铜基体材料，以及在镍(Ni)镀层上的金(Au)，和锡(Sn) 镀层；接地屏蔽138和接地片140包括具有在镍(Ni)镀层上有锡(Sn)的黄铜基体材料。 其它导电性基体材料和镀料(贵金属或非贵金属)可以用来构成信号引脚、接地屏蔽和接 地片。其它聚合物可以用来构成壳体。如图18a和18b所示，该行接地片140沿着端头模块136匹配面的一侧定位。多个 C形接地屏蔽138的第一行144在C形接地屏蔽138的开口端处位于该行接地片140之上 以使得多个信号引脚对142的一个信号引脚对146基本上被接地片和C形接地屏蔽包围。多个C形接地屏蔽138的第二行148在第二行148的C形接地屏蔽的开口端处位 于多个C形接地屏蔽138的第一行144之上以使得多个信号引脚对142的一个信号引脚对 150基本上被第一行144的C形接地屏蔽和第二行148的C形接地屏蔽的边缘包围。应当 理解的是，该模式是重复的，从而每个随后的信号引脚对142基本上被第一 C形接地屏蔽和 第二 C形接地屏蔽的边缘包围。该行接地片140和多个C形接地屏蔽138位于端头模块136上，以使得当端头模 块136与多个基片组件102以及基片壳体匹配时，如下文详述的，每个C形接地屏蔽是水平 的并且垂直于基片组件106，并且横跨基片组件106的第一电触头阵列110的电触头和第二 电触头阵列112的电触头。如图18d所示，每个信号引脚对142位于端头模块136上以使得信号引脚对的第 一信号引脚143和C形接地屏蔽或接地片上的点之间的距离(参见距离a、b和c)基本上 等于信号引脚对的第二信号引脚145和C形接地屏蔽或接地片上的对应点之间的距离(参 见距离a’、b’和c’)。在第一和第二信号引脚143、145和C形接地屏蔽或接地片之间的对 称为在信号引脚对142上进行信号传输的信号提供了对操作灵活性的改善。在一些实施方式中，多个信号引脚对142的每个信号引脚是如图19a所示的垂直 的圆引脚，以使得随着端头模块136接收基片壳体104时，基片壳体104接收多个信号引脚 对142，并且多个信号引脚对142由从多个基片组件102延伸出的第一和第二电触头阵列 110,112的电匹配连接器129接收并与其啮合。然而，在其它实施方式中，多个信号引脚对 142的每个信号引脚是如图19b或19c所示的垂直的U形引脚。应当理解的是，由于不需要 使用两种规格的材料来制造匹配端和安装端，U形引脚提供了高的制造效率。参照图19d，在一些实施方式中，对于每个信号引脚对142，信号引脚对的第一信 号引脚143与信号引脚对的相邻的第二信号引脚145镜像对称。应当理解的是，信号引脚 对142的镜像信号引脚提供了制造上的优势以及高速电性能，同时还提供了对于信号引脚 对的独特结构。在一些实施方式中，端头模块136的每个C形接地屏蔽138和每个接地片140可 以包括如图20a、20b、20c、20d、20e和21所示的一个或多个匹配界面152。因此，随着端头 模块136如图22-24所示接收基片壳体104，基片壳体104接收端头模块136的接地屏蔽 138和接地片140，并且端头模块136的C形接地屏蔽138和接地片140与从多个基片组件 102延伸出的接地片132在至少一个或多个匹配界面152啮合。应当理解的是，当端头模块136与基片壳体104和多个基片组件102匹配时，每组 啮合的信号引脚对142和第一和第二电触头阵列110、112的电匹配连接器129基本上由基片组件106的接地片132、端头模块136的C形接地屏蔽138和端头模块136的其中一个接 地片140或端头模块136的另一个C形接地屏蔽138的一侧包围并被电隔离。如图19-21所示，端头模块136的每个C形接地屏蔽和接地片另外限定了一个或 多个衬底啮合元件156，例如接地安装引脚，其每个都配置为在衬底的通道处啮合衬底。进 而，端头模块136的每个信号引脚另外限定了衬底啮合元件158，例如信号安装引脚，其配 置为在衬底的通道处啮合衬底。在一些实施方式中，每个接地安装引脚156和信号安装引 脚158限定了宽面161和小于该宽面161的边缘163。接地安装引脚156和信号安装引脚158延伸穿过端头模块136，并延伸远离端头模 块136的安装面。接地安装引脚156和信号安装引脚158用来啮合衬底，例如底板电路板 或子卡电路板。在一些实施方式中，每对信号安装引脚158位于两个方向的其中一个，例如耦合 的宽面或耦合的边缘。在其它实施方式中，每对信号安装引脚156位于两个方向中的一个， 其中第一方向上排列一对信号安装引脚158以使得该对的宽面161基本上与衬底平行，第 二方向上排列一对信号安装引脚158以使得该对的宽面161基本上与衬底垂直。如上关于 图9d和9e所讨论的，一对信号安装引脚158的信号引脚可以位于端头模块136上，以使得 该对信号安装引脚158的一个信号引脚与该对信号安装引脚158的相邻信号引脚镜像对 称。在一些实施方式中，接地安装引脚156和信号安装引脚158可以如图25、26a和 26b所示的位于端头模块136上以形成降噪印迹159。参照图26b，在降噪印迹159中，一对 信号安装引脚160的一个方向是与每个相邻信号安装引脚对162的方向偏离，其没有被接 地安装引脚163从信号安装引脚160分离。例如，一对信号安装引脚160的方向可以从每 个信号安装引脚对162的方向作90度偏转，其没有被接地安装引脚163从该信号安装引脚 对160分离。在印迹的其它实施方式中，如图27a和27b所示，每对信号安装引脚158位于相同 的方向。如上所述，C形接地屏蔽138和带有多接地安装引脚156的接地片140设置在信 号引脚对142的周围。布置接地片140和C形接地屏蔽138的接地安装引脚156以使得至 少一个接地安装引脚156布置在第一信号引脚对142的信号安装引脚158和相邻信号引脚 对142的信号安装引脚158之间。在一些实施方式中，除了如图27a和27b示例的接地安 装引脚，C形接地屏蔽138和接地片140可以包括布置在位置157处的接地安装引脚156。在印迹的另一些实施方式中，如图27c和27d所示，每对信号安装引脚158位于相 同的方向。如上所述，C形接地屏蔽138和带有多接地安装引脚156的接地片140设置在信 号引脚对142的周围。布置接地安装引脚156以使得至少一个接地安装引脚156设置在第 一信号引脚对142的信号安装引脚158和相邻信号引脚对142的信号安装引脚158之间。应当理解的是，布置在信号安装引脚158之间的接地安装引脚156减少了信号安 装引脚158之间串扰的数量。当沿一个信号引脚对142的一个信号引脚传播的信号与沿另 一个信号引脚对142的一个信号引脚传播的信号产生干扰时，会产生串扰。关于上述的印迹，通常，端头模块136的信号安装引脚158在位于衬底上的多个第 一通路处啮合衬底，其中多个第一通路排列成行列矩阵并且能够提供电连接器的安装。每 个第一通路与其最接近的第一通路中的一个相配合以形成一对第一通路。该对第一通路配
11置为接收一个信号引脚对142的信号安装引脚158。端头模块136的C形接地屏蔽138和 接地片140的接地安装引脚156在位于衬底上的多个第二通路处啮合衬底。多个第二通路 配置为彼此电连接以提供公共接地，并且布置在多个第一通路之间，以使得至少一个第二 通路直接布置在每个第一通路和任何最近的非配对的相邻第一通路之间。衬底印迹可以接收端头模块156的安装端的示例，或如下文所详述的，接收多个 基片组件102的安装端的示例，如图28a、28b、28c和28d所示。应当理解的是，衬底印迹应 能够维持系统的阻抗，例如100欧姆左右，同时还减小对-到-对的串扰噪声。衬底印迹还 应能为差分对提供足够的路线通道同时保存倾斜路线和连接器设计。这些任务对于高密度 的衬底印迹应当是可以完成的，同时由于考虑衬底长宽比的限制，其中的孔径必须足够大 (对于给定的衬底厚度)从而保证可靠的制造。一个优化的行差分衬底印迹的实施方式如图28a和28b所示，其可以完成这些任 务。该衬底印迹以“行”排列从而减小或消除定向偏移和连接器偏移。进而，通过为用于信 号引脚或电触头的点触头167周围的印刷电路板提供用于连接器接地屏蔽的触头165的多 个点，衬底印迹可提供改进的性能。此外，衬底印迹提供在仅仅四层中8行印迹外所有差分 对路线的能力，同时减小层内、层间和跟踪条路线噪声。由于来自20ps (20-80% )边缘的整体同步、多方、最差条件的串扰大约为1.90% (远端噪声)，衬底印迹将减小对_对串扰。进而，排列印迹以使得远端噪声的大部分来 自“行内”，意味着例如排列发送/接收插脚和具体层路线的方案能将印迹噪声减少到小于 0.5%。在一些实施方式中，在每英寸52. 1对孔径，衬底印迹提供具有阻抗超过80欧姆的8 行印迹，由此提供差分插入损耗量度保持在100欧姆内的额定系统环境。在该实施方式中， 18密耳直径的钻孔机可以被用来产生衬底印迹的孔径，以保持厚度为0. 250英寸的衬底的 长宽比小于14 1。另一个优化的行内差分衬底印迹的实施方式如图28c和28d所示。与图28a和28b 的衬底印迹形成对比，衬底印迹的相邻列彼此偏离以减小噪声。与上述的衬底印迹相类似， 衬底印迹以“行”排列从而减小或消除路线偏移和连接器偏移；通过为用于信号引脚或电触 头的触头167的点周围的印刷电路板提供用于连接器接地屏蔽的触头165的多个点而提供 改进的性能；并且提供在仅仅四层中8行印迹外所有差分对路线的能力，同时减小层内、层 间和跟踪条路线噪声。由于来自20ps (20-80% )边缘的整体同步、多方、最差条件的串扰大约为0. 34% (远端噪声)，衬底印迹将对-对串扰减小到最小。在一些实施方式中，在每英寸为52. 1对 孔径，衬底印迹提供具有大约95欧姆的阻抗。在一些实施方式中，13密耳直径的钻孔器可 以被用来产生衬底印迹的孔径，以保持厚度为0.150英寸的衬底的长宽比小于12 1。应当理解的是，尽管图27a、27b、27c和27d中描述的印迹是关于当前应用的高速 连接器系统的，但是这些相同的印迹也可以被其它连接衬底的模块例如印刷电路板使用。参照图29a和29b，在一些实施方式中，为了提高基片壳体104和端头模块136之 间的匹配排列，当基片壳体104与端头模块136匹配时，端头模块136可以包括引导柱164， 并且基片壳体104可以包括用于接收该引导柱164的导孔166。通常，在基片壳体104和端 头模块136匹配之前，引导柱164和对应的导孔166啮合以提供初始定位。进而，在一些实施方式中，当基片壳体104与端头模块136匹配时，端头模块136
12可以另外包括匹配楔168，并且基片壳体104可以包括互补的楔形孔170以接收该匹配楔 168。通常，匹配楔168和互补的楔形孔170可以旋转以在不同位置设定互补的楔。基片壳 体104和端头模块136可以包括匹配楔168和互补的楔形孔170以控制哪个基片壳体104 和哪个端头模块136匹配。参照如图30a所示的多个基片组件102的安装端170，第一和第二电触头阵列 110,112的电触头安装引脚172从基片组件102延伸出。多个连接杆174另外地位于多个 基片组件102的安装端170。如图31a所详细描述的那样，每个连接杆176包括多个衬底啮合元件178，例如接 地安装引脚和多对啮合片180。每个连接杆174布置为穿过多个基片组件102，以使得连接 杆174啮合每个基片组件。特别地，如图31b所示，每对啮合片180啮合到不同的基片组件 106，其具有位于中央框架108的一侧上的一对啮合片174的第一片182和位于中央框架 108的另一侧上的该对啮合片174的第二片184。电触头安装引脚172从多个基片组件102延伸出，并且接地安装引脚178从多个 连接杆174延伸出以啮合衬底，这样的衬底可以是本领域所公知的底板电路板或子卡电路 板。如上讨论的，每个电接触安装引脚172和每个接地安装引脚可以限定宽面161和小于 该宽面161的边缘163。在一些实施方式中，对应于电触头对130的每对电接触安装引脚172布置在两个 方向中的一个上，例如耦合的宽面或耦合的边缘。在其它实施方式中，对应于电触头对130 的每对电接触安装引脚172布置在位于两个方向中的一个上，其中在第一方向，排列一对 电接触安装引脚172以使得该引脚的宽面161基本上与衬底平行，在第二方向中排列一对 电接触安装引脚172以使得宽面161基本上与衬底垂直。如图29所示，电接触安装引脚172和接地安装引脚178可以另外地布置在多个基 片组件102的安装端170处，以形成降噪印迹。与上文描述的关于端头模块136降噪印迹 类似，在多个基片组件102的安装端170处的降噪印迹中，一对电触头安装引脚182的方向 与每对相邻的电触头安装引脚184的方向偏离，其没有被接地安装引脚186从该对电接触 引脚182分离。图32a、32b、32c和32d示出了关于图2_31所讨论的电连接器系统的大致性能的 图。图32a示出了电连接器系统的插入损耗与频率关系的性能图；图32b示出了电连接器系 统的回程损耗与频率关系的性能图；图32c示出了电连接器系统的近端串扰噪声与频率关 系的性能图；图32d示出了电连接器系统的远端串扰噪声与频率关系的性能图。如图32a、 32b,32c和32d所示，电连接器系统为工作在高达至少25Gbps速度的第一和第二电触头阵 列110、112的电触头传送的电信号提供了基本上相同的阻抗特性。图33-40描述了高速底板连接器系统200的另一个实施方式。与图2_32所描述 的连接器系统100类似，高速底板连接器200包括在由基片壳体204限定的连接器系统200 内位置上彼此相邻的多个基片组件202。多个基片组件202的每个基片组件206包括中央框架208，第一电触头阵列210， 第二电触头阵列212，第一接地屏蔽引导框架214，以及第二接地屏蔽引导框架216。在一些 实施方式中，中央框架208可以包括液晶聚合物(LCP)；第一和第二电触头阵列210、212可 以包括磷青铜和在镍(Ni)镀层上的金(Au)或锡(Sn)镀层；并且第一和第二接地屏蔽引导框架214、216可以包括黄铜或磷青铜和在镍(Ni)镀层上的金(Au)或锡(Sn)镀层。然而， 在其它实施方式中，中央框架208可以包括其它聚合物；第一和第二电触头阵列210、212可 以包括其它导电性的基体材料和镀料(贵金属或非贵金属)；并且第一和第二接地屏蔽引 导框架214、216可以包括其它导电性的基体材料和镀料(贵金属或非贵金属)。如图34、35a和35b所示，中央框架208限定了第一侧218和与第一侧218相对的 第二侧220。第一侧218包括限定了多个第一电接触通道222的导电表面和多个第一接地 屏蔽通道224。第二侧220也包括限定了多个第二电接触通道226的导电表面和多个第二 接地屏蔽通道228。在一些实施方式中，与图17a、17b所讨论的一样，中央框架208的第一侧218可以 另外地限定多个匹配脊(未示出)和多个匹配凹槽(未示出)，并且中央框架208的第二侧 220可以另外地限定多个匹配脊(未示出)和多个匹配凹槽(未示出)。通常至少一个匹 配脊和匹配凹槽位于多个第一电接触通道222的两个相邻电接触通道之间并且至少一个 匹配脊和匹配凹槽位于多个第二电接触通道226的两个相邻电接触通道之间。当组装每个基片组件206时，第一电触头阵列210基本上位于第一侧218的多个 第一电接触通道222内，第二电触头阵列212基本上位于第二侧220的多个第二电接触通 道226内。在一些实施方式中，电接触通道222、226与绝缘层平行以电隔离位于电接触通 道222和226中的电触头210、212。当位于电接触通道内时，第一电触头阵列210的每个电触头的位置与第二电触头 阵列212的一个电触头相邻。在一些实施方式中，第一和第二电触头210、212位于多个通 道222、226中，以使得相邻电触头之间的距离在整个基片组件206上基本上相同。同时，第 一列和第二列电触头210、212的相邻电触头形成电触头对230。在一些实施方式中，电触头 对230是电差分对。如图34所示，当第一和第二电触头阵列210、212基本上位于电接触通道222、226 内时，第一和第二电触头阵列210、212中的每个电触头限定了一个从基片组件206的匹配 端234延伸出的电匹配连接器231。在一些实施方式中，电匹配连接器231是如图8所示的 闭环形状的，而在其他实施方式中，电匹配连接器231是如图9a所示的三叉形的或如图9b 所示的双叉形的。另一些匹配连接器类型可以具有多叉。当组装每个基片组件时，第一接地屏蔽引导框架214基本上位于第一侧218的多 个第一接地屏蔽通道224内，第二接地屏蔽引导框架216基本上位于第二侧220的多个第 二接地屏蔽通道228内。当接地屏蔽引导框架214、216基本上位于接地屏蔽通道224、228 范围内时，第一和第二接地屏蔽引导框架214、216的每个接地屏蔽引导框架限定了从基片 组件206的匹配端234延伸出的接地匹配片232。如图36所示，接地屏蔽引导框架214、216 中的一个通常位于与电触头对230相关的每对电匹配连接器231之上和之下。基片壳体204接收从多个基片组件202的匹配端234延伸出的电匹配连接器231 和接地片232，并将每个基片组件206定位为与多个基片组件202中的另一个基片组件206 邻接。如图38所示，当位置彼此邻接时，两个基片组件206限定了基本上在一个基片组件 的电触头的长度和另一个基片组件的电触头的长度之间的多个气隙235。如上所述，该气隙 235将位于气隙中的电触头电隔离开来。如图39a、39b、39c和39d所示，在一些实施方式中，基片壳体204限定了基片壳体204的安装面和中央框架208之间的间隔233。该间隔233形成一气隙，其至少将第一和第 二电触头阵列210、212中的电匹配连接器231电隔离开。应当理解的是，本应用中描述的 所述任何基片壳体可以利用基片壳体的安装面和多个基片组件的中央框架之间的气隙，以 将从多个基片组件延伸到基片壳体的电匹配连接器电隔离开。连接器系统200的端头模块236，与图18-28所述的端头模块136 —样，用来与基 片壳体204和多个基片组件202匹配。如图39a、39b、39c和39d所示，当端头模块236接 收基片壳体204，基片壳体204接收多个信号引脚对242、多个C形接地屏蔽238、和从端头 模块236的匹配面延伸出的一行接地片240。当多个信号引脚对242被基片壳体204接收， 信号引脚对242啮合从第一和第二电触头阵列210、212延伸出的电匹配连接器231。此外， 当多个C形接地屏蔽238和该行接地片240被基片壳体204接收，C形接地屏蔽238和接 地片240啮合从多个基片组件202延伸出的接地片232。如图39b所示，信号引脚对242啮合电匹配连接器231并且多个C形接地屏蔽238 和该行接地片240在基片壳体204的气隙233中啮合接地片232。从而，气隙233将第一和 第二电触头阵列210、212的电匹配连接器231 ；从多个基片组件202延伸出的接地片232 ； 以及从端头模块236延伸出的信号引脚对电隔离开。参照多个基片组件202的安装端264，第一和第二电触头阵列210、212的每个电触 头限定了从多个基片组件202的安装端264延伸出的衬底啮合元件266，例如电接触安装弓| 脚。此外，第一和第二接地屏蔽引导框架214、216的每个接地屏蔽限定了从多个基片组件 202的安装端264延伸出的一个或多个衬底啮合元件272，例如接地接触安装引脚。如上所 讨论的，在一些实施方式中，每个电接触安装引脚266和接地接触安装引脚272限定了宽面 和小于该宽面的边缘。电接触安装引脚266和接地接触安装引脚272从安装端264延伸出 以啮合衬底，例如底板电路板或子卡电路板。在一些实施方式中，对应于电触头对230的每对电接触安装引脚266位于两个方 向中的一个，例如宽面连接或边缘连接。在其它实施方式中，对应于电触头对230的每对 电接触安装引脚266位于两个方向中的一个，其中在第一方向中排列一对电接触安装引脚 266以使得引脚的宽面基本上与衬底平行，在第二方向上排列一对电接触安装引脚266以 使得宽面基本上与衬底垂直。进而，如图26、27所讨论的，电接触安装引脚266和接地安装 引脚272可以位于多个基片组件102的安装端264以形成降噪印迹。图40a、40b、40c和40d示出了关于图33_39所讨论的电连接器系统的大致性能 图。图40a示出了电连接器系统的插入损耗和频率关系的性能图；图40b示出了电连接器系 统的回程损耗和频率关系的性能图；图40c示出了电连接器系统的近端串扰噪声和频率关 系的性能图；图40d示出了电连接器系统的远端串扰噪声和频率关系的性能图。如图40a、 40b,40c和40d所示，电连接器系统为工作在高达至少25Gbps速度操作的第一和第二电触 头阵列210、212的电触头传送的电信号提供了基本相同的阻抗特性。如图41-54所述的高速底板连接器系统300的另一种实施方式。与图2_40所示 的连接器系统100、200类似，高速底板连接器300包括布置在基片壳体304的连接器系统 300范围内位置彼此邻接的多个基片组件302。多个基片组件302的每个基片组件306包 括第一壳体308、第一模制电触头310的第一阵列、第二模制电触头312的第二阵列和第二 壳体314。
在一些实施方式中，第一和第二壳体308、314可以包括液晶聚合物(LCP)，并且第 一和第二电触头阵列310、312可以包括磷青铜和在镍(Ni)镀层上的金(Au)或锡(Sn)镀 层。然而在一些实施方式中，第一和第二壳体308、314可以包括其他聚合物或如铜(Cu)镀 层的锡(Sn)、锌(Zn)或铝(A1)，并且第一和第二电触头阵列310、312可以包括其他导电性 基体材料和镀料(贵金属或非贵金属)。如图41、43和44a所示，在一些实施方式中，第二壳体314包括位于第二壳体324 一侧的嵌入的接地框架316，其限定了多个衬底啮合元件318，例如接地安装引脚，和多个 接地匹配片320。接地安装引脚318从基片组件306的安装端364延伸出并且接地匹配片 320从基片组件306的匹配端332延伸出。然而，在其他实施方式中，如图42、44b和44c所 示，接地框架316位于第二壳体314 —侧并且没有嵌入第二壳体314中。在一些实施方式 中，接地框架316可以包括锡(Sn)或镍(Ni)镀黄铜。然而，在其他实施方式中，接地框架 316可以包括其他导电性基体材料和镀料(贵金属或非贵金属)。第一和第二电触头阵列310、312的每个电触头限定了衬底啮合元件322，例如电 接触安装引脚；可以至少被绝缘模制物325部分地包围的杆324 ；以及电匹配连接器327。 在一些实施方式中，电匹配连接器327是如图8所示的闭环形状的，在其他实施方式中，电 匹配连接器327是图9a所示的三叉形的或如图9b所示的双叉形的。其他匹配连接器形式 可以具有多叉。第一壳体308包括限定了多个第一电接触通道328的导电表面，第二壳体314包 括限定了多个第二电接触通道329的导电表面。在一些实施方式中，第一壳体308可以另外 地限定多个匹配脊(未示出)和多个匹配凹槽(未示出)，并且第二壳体314可以另外地限 定多个匹配脊(未示出)和多个匹配凹槽(未示出)，如图17a和17b所讨论的。通常至少 一个匹配脊和匹配凹槽位于多个第一电接触通道328的两个邻接的电接触通道之间，并且 至少一个匹配脊和匹配凹槽位于多个第二电接触通道329的两个邻接的电接触通道之间。当组装基片组件306时，第一电触头阵列310位于多个第一电接触通道328范围 内；第二电触头阵列312位于多个第二电接触通道329范围内；并且第一壳体308与第二 壳体314匹配以形成基片组件306。进而，在包括匹配脊和匹配凹槽的实施例中，第一壳体 308的匹配脊与第二壳体314的互补匹配凹槽啮合并匹配，并且第二壳体314的匹配脊与第 一壳体308的互补匹配凹槽啮合并匹配。在第一电触头阵列310的至少一部分被绝缘模制物325包围的实施例中，与第一 电触头阵列310相关的绝缘模制物325另外地布置在多个第一电接触通道328内。类似 地，在第二电接触阵列312的至少一部分被绝缘模制物325包围的实施例中，与第二电接触 阵列312相关的绝缘模制物325另外布置在多个第二电接触通道329内。绝缘模制物325 将第一和第二电触头阵列310、312的电触头与第一和第二壳体308、314的导电表面电隔离 开。参照图45，在一些实施方式中，每个绝缘模制物325限定了凹槽331，以使得当绝 缘模制物位于电接触通道328、329时，在绝缘模制物325的凹槽331和电接触通道328、329 的壁之间形成气隙333。第一和第二电触头阵列310、312的电触头布置在气隙333中，以将 电触头与电接触通道328、329的导电表面电隔离开。参照图46，当置于第一和第二电接触通道328、329范围内时，第一电触头阵列310
16的每个电触头的位置与第二电触头阵列312的一个电触头相邻。在一些实施方式中，第一 和第二电触头阵列310、312位于电接触通道328、329内以使得相邻电触头之间的距离在整 个基片组件306上基本相等。同时，相邻的电触头一起形成电触头对330，在一些实施方式 中还是差分对。通常，其中一个接地匹配片320布置在与每个电触头对330相关的电匹配 连接器327之上和之下。参照图47a、47b、47c和47d，在一些实施方式中，接地框架316的每个接地匹配片 320包括至少第一匹配肋321和第二匹配肋323。当组装基片组件306时，每个接地匹配片 320延伸跨越一个电触头对330，该第一匹配肋321接触第一壳体308并且第二匹配肋323 接触第二壳体314。由于第一壳体308、第二壳体314和接地框架316之间的接触，第一壳 体308、第二壳体314和接地框架316之间彼此电连接。参照图48a和48b，基片壳体304接收电匹配连接器327和从基片组件302的匹配 端332延伸出的接地片320，并且每个基片组件306布置在与多个基片组件302的另一个基 片组件306相邻的位置。如图49所示，在一些实施方式中，基片壳体304将两个基片组件 306布置为彼此相邻，以使得在这两个相邻的基片组件306之间存在气隙307。气隙307帮 助形成一连续基准结构，其包括至少第一壳体308、第二壳体314和每个基片组件306的接 地框架316。在一些实施方式中，两个相邻的基片组件306(气隙307)之间的距离可以大于 零但是大约小于或等于0. 5mm。参照图48a和48b，连接器系统300包括与上面所描述的诸如模块136、236的端 头模块336，其用来匹配基片壳体304和多个基片组件302。如图48和50所示，当端头模 块336与基片壳体304匹配时，基片壳体304接收多个信号引脚对342、多个C形接地屏蔽 338和一行从端头模块336的匹配面延伸出的接地片340。当多个信号引脚对342被基片 壳体304接收，信号引脚对342与从第一和第二电触头阵列310、312延伸出的电匹配连接 器327啮合。此外，当多个C形接地屏蔽338和该行接地片340被基片壳体304接收时，C 形接地屏蔽338与接地片340啮合从多个基片组件202延伸出的接地片320。参照图51-53，在一些实施方式中，连接器系统300包括一个或多个组织器。在一 个实施例中，如图51a和51b所示，组织器367沿多个基片组件302的后部设置，以将多个 基片组件302固定在一起。在一些实施方式中，组织器367可以包括具有在镍(Ni)镀层上 有锡(Sn)的黄铜基体材料。然而，在其他实施方式中，组织器367可以由机械性能很硬的 任何薄的材料压制或模制形成。在其他实施方式中，如图52a、52b和52c所示，组织器366位于多个基片组件302 的安装端364。通常，组织器366包括位于蚀刻的金属板370上的多列过模制塑料绝缘层 368。在一些实施方式中，绝缘层368可以包括液晶聚合物(LCP)并且金属板可以包括具有 在镍(Ni)镀层上有锡(Sn)的黄铜或磷青铜基体。然而，在其他实施方式中，绝缘层368可 以包括其他聚合物，并且金属板可以包括其他导电性的基体材料和镀料(贵金属或非贵金 属)。塑料绝缘层368和金属板370包括互补的孔372，其尺寸允许第一和第二电触头阵 列310、312的电接触安装引脚322延伸穿过组织器366，并如图51所示远离基片组件302 以啮合如底板电路板或子卡电路板的衬底。类似地，如图52b和52c所示，金属板370包括 孔372，其尺寸允许接地框架316的安装引脚318延伸穿过组织器366并远离基片组件302，以啮合如底板电路板或子卡电路板的衬底。位于多个基片组件302的安装端364的组织器366的另一个实施方式如图53a、 53b,53c和53d所示。在一些实施方式中，除了孔372允许第一和第二电触头阵列310、312 的电接触安装引脚322延伸穿过组织器366并远离基片组件302，以及孔374允许接地框架 316的安装引脚318延伸穿过组织器366并远离基片组件302外，组织器366还另外地包括 多个孔375，其允许突起376从第一和/或第二壳体308、314延伸出并穿过组织器366。当 多个基片组件302安装到衬底，例如印刷电路板时，突起376延伸穿过组织器366并接触衬 底。通过将突起376从第一或第二壳体308、314延伸到衬底，随着其穿过组织器366，突起 376可以为第一和第二电触头阵列310、312的电触头安装引脚322提供屏蔽。在一些实施方式中，从第一和/或第二壳体308、314延伸出的突起376，如图53a 所示与组织器366相齐平，以使得当多个基片组件302安装到衬底时，突起376和组织起 366都接触衬底。然而在其他实施方式中，如图53b、53c和53d所示，从第一和/或第二壳 体308、314延伸出的突起376延伸远离组织器366。由于突起376延伸远离组织器366，当 多个基片组件302安装到衬底时，在组织器366和衬底之间产生的气隙378帮助电隔离远 离组织器366的第一和第二电触头阵列310、312的电触头安装引脚322。气隙378另外还 有助于产生连续的基准结构，其包括至少第一基片壳体308、第二基片壳体314和每个基片 组件306的接地屏蔽316。在一些实施方式中，组织器366和衬底(气隙378)之间的距离 可以大于零但基本上小于或等于0. 5mm。在一些实施方式中，对应于电触头对330的每对电接触安装引脚332位于两个方 向中的一个，例如耦合的宽面或耦合的边缘。在其它实施方式中，对应于电触头对330的每 对电接触安装引脚332位于两个方向中的一个，其中第一方向中排列一对电接触安装引脚 332以使得该引脚的宽面基本上与衬底平行，第二方向中排列一对电接触安装引脚332以 使得宽面基本上与衬底垂直。进而，电接触安装引脚332和接地安装引脚318可以位于多 个基片组件332的安装端364以产生降噪印迹，如图26、27、28已经讨论过的。图54a、54b、54c和54d示出了关于图41_53所讨论的电连接器系统的大致性能 的图。图54a示出了电连接器系统的插入损耗和频率关系的性能图；图54b示出了电连接 器系统的回程损耗和频率关系的性能图；图54c示出了电连接器系统的近端串扰噪声和频 率关系的性能图；图54d示出了电连接器系统的远端串扰噪声和频率关系的性能图。如图 54a.54b.54c和54d所示，电连接器系统为工作在高达至少25Gbps速度的第一和第二电触 头阵列310、312的电触头上传送的电信号提供基本上相同的阻抗特性。高速底板连接器系统400的另一个实施方式如图55-63所示。通常连接器系统 400包括接地屏蔽402、多个壳体部分404和多个电接触组件406。在一些实施方式中，接地 屏蔽402可以包括液晶聚合物，锡(Sn)镀层和铜(Cu)镀层。然而，在其他实施方式中，接 地屏蔽402可以包括其他材料例如锌(Zn)、铝(A1)或导电聚合物。参照图57a和57b，多个电接触组件406的每个电接触组件408包括多个电触头 410和多个基本上严格绝缘的部分412。在一些实施方式中，电触头410可以包括磷青铜基 体材料和在镍镀层的金镀层和锡镀层，并且绝缘部分412可以包括液晶聚合物。然而，在其 他实施方式中，电触头410可以包括其他导电性基体材料和镀料(贵金属或非贵金属)，并 且绝缘部分可以包括其他聚合物。
多个电触头410的每个电触头在电触头的安装端426处限定了带有一个或更多衬 底啮合元件415例如电接触安装引脚的长度方向414，并且在电触头的匹配端422处限定了 电匹配连接器417。在一些实施方式中，电匹配连接器417是如图8所示的闭环形状，在其 他实施方式中，电匹配连接器417是如图9a所示的三叉形或如图9b所示的双叉形。其他 匹配连接器类型可以具有多叉。电触头410位于电接触组件408中，以使得每个电触头基本上平行于其他电触头。 通常，多个电触头410的两个电触头形成一个电触头对430，在一些实施方式中其可以是差 分对。多个绝缘部分412沿多个电触头410的长度方向以将电触头410布置成基本平行 的关系。多个绝缘部分412在多个电触头410的长度方向彼此隔离开。由于绝缘部分412 之间的空间416，所有电触头组件408可以弯曲到绝缘部分412之间，如图55b所示，同时仍 然保持多个电触头410的电触头之间的基本平行的关系。在每个绝缘部分中，平行的触头 对可以以螺旋型配置(例如双绞线)，并且顺利地定向以弯曲在绝缘部分之间。多个壳体部分404的每个壳体部分限定了多个电接触通道418。电接触通道418 可以包括导电性表面以产生导电路径。每个电接触通道418用来接收电接触组件408中的 一个，并且布置在电接触通道范围内的电接触组件的电触头410从电接触通道的导电表面 和从位于其他电接触通道内的电触头410电隔离开。如图56a和56c所示，接地屏蔽402限定了多个部分通道425，其中每个用来接收 多个壳体部分404的一个壳体部分。接地屏蔽402如图55所示布置多个壳体部分404，以 使得从壳体部分404延伸出的电接触组件406的电匹配连接器417形成行和列的矩阵。应 当理解的是，多个壳体部分404的每个壳体部分和相关的电接触组件406形成矩阵的行，以 使得当多个壳体部分404的位置如图54b所示的彼此相邻时，形成矩阵。接地屏蔽402限定了从接地屏蔽402的匹配端422延伸出的多个接地匹配片420， 并且限定了从接地屏蔽402的安装端426延伸出的多个衬底啮合元件，例如接地安装引脚。 接地安装引脚可以限定宽面和小于该宽面的边缘。在一些实施方式中，对应于电触头对430的每对电接触安装引脚415位于两个方 向中的一个，例如耦合的宽面或耦合的边缘。在其它实施方式中，对应于电触头对430的每 对电接触安装引脚415位于两个方向中的一个，其中第一方向中排列一对电接触安装引脚 415以使得该引脚的宽面基本上与衬底平行，第二方向中排列一对电接触安装引脚415以 使得宽面基本上与衬底垂直。其他安装引脚方向在宽面和边缘之间从0度到90度都是可 能的。进而，电接触安装引脚415和接地安装引脚424的位置可以如图26、27、28所讨论的 那样以产生降噪印迹。连接器系统400可以包括安装端组织器428和/或匹配端组织器432。在一些实 施方式中，安装端和匹配端组织器428、432可以包括液晶聚合物(LCP)。然而，在其他实施 方式中，安装端和匹配端组织器428、432可以包括其他聚合物。安装端组织器428限定了 多个孔434，以使得当安装端组织器428布置在接地屏蔽402的安装端426时，从接地屏蔽 402延伸出的接地安装引脚424和从多个电接触组件406延伸出的电接触安装引脚415穿 过多个孔434，并且从安装端组织器428延伸以啮合底板电路板或子卡电路板中的一个，如 上文所阐释的那样。
19
类似地，匹配端组织器432限定了多个孔435，以使得当匹配端组织器432位于接 地屏蔽402的匹配端426时，从接地屏蔽402延伸出的接地匹配片420和从多个电接触组 件406延伸出的电匹配连接器417穿过多个孔434，并且远离匹配端组织器432。参照62，和上文所述的端头模块136、236和336 —样，连接器系统包括端头模块 436，其用来接收接地匹配片420和从匹配组织器432延伸出的电匹配连接器417。当端头 模块436接收电匹配连接器417时，从端头模块436的匹配面延伸出的多个信号引脚对442 啮合电匹配连接器417。类似地，当端头模块436接收接地匹配片420时，从端头模块436 的匹配面延伸出的多个C形接地屏蔽438和一行接地匹配片440啮合该接地匹配片420。图63a、63b、63c和63d示出了关于图55_62所讨论的电连接器系统的大致性能 的图。图53a示出了电连接器系统的插入损耗和频率关系的性能图；图63b示出了电连接 器系统的回程损耗和频率关系的性能图；图63c示出了电连接器系统的近端串扰噪声和频 率关系的性能图；图63d示出了电连接器系统的远端串扰噪声和频率关系的性能图。如图 63a.63b.63c和63d所示，电连接器系统为工作在高达至少25Gbps的速度的的第一和第二 电触头阵列410的电触头传送的电信号提供基本上相同的阻抗特性。用于高速底板连接器系统的基片组件的另外的实施方式如图64-71所示。与参照 上述图2-54所述的连接器系统100、200、300类似，如上所述，高速底板连接器系统包括在 基片壳体限定的连接器系统500内位置彼此相邻的多个基片组件502。参照图64和65，在一个实施方式中，多个基片组件502的每个基片组件505包括 多个电信号触头506、多个可接地的电触头508和框架510。框架510限定了第一侧512和 第二侧514。第一侧512还限定了多个第一通道516，其每个包括导电表面并用来接收多个 电信号触头506的一个或更多电信号触头。在一些实施方式中，如图64所示，多个电信号 触头506位于其尺寸可以由多个第一通道516接收的信号引导外壳518的范围内。应当理 解的是，在一些实施方式中，多个电信号接触506的两个电信号触头位于信号引导外壳518 内以形成电触头对520，其可以另外地为差分对。框架510的第二侧514还可以限定多个第二通道522。多个第二通道522的每个 通道包括导电表面并用来接收一个或更多电信号触头，如下所详述的。框架510还包括延伸进多个第一通道516的导电表面的多个孔524。在一些实施 方式中，该多个孔524还可以延伸进多个第二通道522的导电表面。如图64所示，多个孔524的每个孔被沿框架510的该多个孔中的另一个孔隔离 开，并且位于多个第一通道516的通道之间的框架510上。多个孔524的每个孔用来接收 多个可接地的电触头508的一个可接地的电触头。在一些实施方式中，多个可接地电触头 508电连接到第一和第二侧512、514的导电表面。如上所述的基片壳体104、204和304，基片壳体接收多个基片组件502的匹配端 526，并将每个基片组件定位于与多个基片组件502的另一个基片组件相邻。当位于基片壳 体504内时，与框架510的第一侧514啮合的信号引导外壳518还啮合相邻基片组件的框 架510的第二侧514。如图66a、66b和67所示，连接器系统500包括端头模块536，其用来与基片壳体和 多个基片组件502匹配。当端头模块536与基片壳体和多个基片组件502匹配时，基片组 件502的电信号接触506接收从端头模块536的匹配面延伸出的多个信号引脚对542。类似地，当端头模块536与基片壳体和多个基片组件502匹配时，可接地的电触头508接收从 端头模块536的匹配面延伸出的多个接地引脚或接地屏蔽540。信号引脚对542的每个引号引脚限定了衬底啮合元件，例如信号安装引脚544，并 且每个接地引脚540限定了衬底啮合元件，例如接地安装引脚546。信号引脚542和接地引 脚540延伸穿过端头模块536以使得信号安装引脚544和接地安装引脚546延伸远离端头 模块536的安装面以啮合底板电路板或子卡电路板。如上所述，在一些实施方式中，每对信号安装弓|脚544位于两个方向中的一个，例 如耦合的宽面或耦合的边缘。在其它实施方式中，每对信号安装引脚544位于两个方向中 的一个，其中第一方向中排列一对信号安装引脚544以使得该引脚的宽面基本上与衬底平 行，第二方向中排列一对信号安装引脚544以使得宽面基本上与衬底垂直。进而，信号安装 引脚544和接地安装引脚546的位置可以如图26、27、28所讨论的那样以产生降噪印迹。参照图68，在一些实施方式中，电信号触头并没有嵌入到信号引导外壳518，而是 位于信号引导外壳518的通道内。例如，信号引导外壳518可以限定多个第一通道525和多 个第二通道526。第一电触头阵列527位于多个第一通道525内并且第二电触头阵列528 位于多个第二通道526内。当位于通道525、526内时，第一电触头阵列527的每个电触头的位置与第二电触 头阵列528的一个电触头相邻。两个电触头一起形成电触头对520，其也可以是差分对。当信号引导外壳518位于一个基片组件的框架510和另一个基片组件的框架510 之间时，在信号引导外壳518的通道525、526的一个和基片组件505的框架510之间形成 多个气隙529。气隙529用来电隔离位于气隙中的电触头与通道525、526的导电表面。参照图69和70，在一些实施方式中，每个基片组件505可以包括固定组件532，用 来保证多个基片组件502在一起。例如图68所示，固定组件532可以是延伸进入相邻基片 组件505并与相邻基片组件505的框架510匹配的叉状部件。可替代地，如图69所示，固 定组件532可以是啮合两个相邻基片组件505的波形弹簧。图71a、71b、71c和71d示出了关于图64-70所讨论的使用基片组件的高速连接器 系统的大致性能的图。图71a示出了高速连接器系统的插入损耗与频率关系的性能图；图 71b示出了高速连接器系统的回程损耗与频率关系的性能图；图71c示出了高速连接器系 统的近端串扰噪声与频率关系的性能图；图71d示出了高速连接器系统的远端串扰噪声与 频率关系的性能图。如图71a、71b、71c和71d所示，电连接器系统为工作在至少25Gbps的 速度的电触头506上传送的电信号提供了基本相同的阻抗特性。
权利要求
一种用于安装衬底的电连接器系统，所述系统包括多个电接触组件，每个电接触组件包括多个电触头，每个电触头限定一长度方向，所述多个电触头的各电触头之间以基本上相互平行的关系排列；以及多个绝缘部，其沿着所述多个电触头的长度方向定位，从而可以以基本上相互平行的关系保持多个电触头，其中所述多个绝缘部的各绝缘部在沿着多个电触头的长度彼此间隔开来；其中所述多个绝缘部的各绝缘部之间的间隔允许每个电接触组件以期望的结构在两个绝缘部之间弯曲；多个外壳部分，其包括多个电接触通道，每个电接触通道包括导电面并且适于容纳电接触组件的至少一对电触头；以及多个电接触组件的电触头形成的行列矩阵，所述矩阵至少在电连接器的一个匹配端，成行的电触头平行于衬底的平面；其中多个外壳部分的一个外壳部分以及多个电组件的相关电接触组件在连接器的匹配端上形成一行电触头阵列；其中多个外壳部分被成形为当相互临近组装时形成电触头阵列；以及其中多个接触通道的各电接触通道将阵列中成对的电触头与其他成对的电触头电气隔离。
2.根据权利要求1所述的电连接器系统，其中电接触通道的导电面包括金属化塑料。
3.根据权利要求1所述的电连接器系统，其中形成一对电触头的电触头对于外壳中的 电触头长度来说基本上被包含在导电通路中。
4.根据权利要求1所述的电连接器系统，其中每个电触头包括限定了宽面和边缘的安 装端，所述边缘小于所述宽面；其中一对电触头的安装端以第一方向配置，最临近电触头对的安装端以不同于第一方 向的第二方向配置。
5.根据权利要求4所述的电连接器系统，其中第一方向是使得所述电触头对的电触头 宽面耦接，第二方向是使得最临近电触头对的电触头边缘耦接。
6.根据权利要求4所述的电连接器系统，其中第一方向是使得排列电触头对的电触头 从而使该电触头对的宽面平行于所述衬底，第二方向是使得排列所述最临近的电触头对的 电触头从而使该电触头对的宽面基本上垂直于衬底。
7.根据权利要求1所述的电连接器系统，其中每个外壳部分包括多个额外的电触头， 其中每个额外的电触头定位在外壳内从而可以使其基本上在每个电接触通道之间。
8.根据权利要求1所述的电连接器系统，其中每个电触头在电连接器的匹配端上限定 了闭环形状的电匹配连接器。
9.根据权利要求1所述的电连接器系统，其中每个电触头在电连接器的匹配端上限定 了三叉形状的电匹配连接器。
10.根据权利要求1所述的电连接器系统，其中每个电触头在电连接器的匹配端上限 定了双叉形状的电匹配连接器。
全文摘要
一种用于安装衬底的电连接器系统，所述系统包括多个电接触组件。每个电接触组件包括多个以平行关系设置的多个电触头。每个电触头限定一长度方向。多个绝缘部，其沿着所述长度方向定位，从而以平行关系保持多个电触头，其中所述绝缘部在沿着多个电触头的方向上彼此间隔开来。所述多个绝缘部之间的间隔允许每个电接触组件以期望的结构在两个绝缘部之间弯曲。多个外壳部分，其包括多个电接触通道，每个电接触通道包括导电面并且适于容纳电接触组件的至少一对电触头。多个电接触组件的电触头形成的行列矩阵，所述矩阵至少在电连接器的一个匹配端，成行的电触头平行于衬底的平面。多个外壳部分的一个外壳部分以及多个电组件的相关电接触组件在连接器的匹配端上形成一行电触头阵列。多个外壳部分被成形为当相互临近组装时形成电触头阵列；以及多个接触通道的各电接触通道将阵列中成对的电触头与其他成对的电触头电气隔离。
文档编号H01R13/518GK101853997SQ20091100004
公开日2010年10月6日 申请日期2009年12月7日 优先权日2008年12月5日
发明者乔治·R·德菲鲍, 亚历克斯·M·沙夫, 伊万·C·威克斯, 唐纳德·E·伍德, 彼得·C·奥唐奈, 戴维·K·福勒, 戴维·W·赫尔斯特, 林恩·R·赛普, 查德·W·摩根, 约翰·E·克瑙布, 蒂莫西·R·米尼克, 詹姆斯·L·费德, 道格拉斯·W·格洛沃 申请人:泰科电子公司