专利名称：存储器的制造方法
技术领域：
本发明涉及存储器技术，且特别涉及一种存储器的制造方法。
背景技术：
一般来说，随着快闪存储器的尺寸逐渐缩小，为了克服愈来愈小的线宽以及防止对准失误(misalignment),在存储胞区会采用自行对准接触窗(self-aligned contact,SAC)工艺与自行对准浮置栅极(self-aligned floating gate, SAF)工艺。然而，以快闪存储器为例，当对存储胞区进行自行对准接触窗工艺或是自行对准浮置栅极工艺时，必须考虑到此二种工艺本身对周边元件区所产生的工艺复杂化及所使用的热工艺可能会影响到周边区的元件特性，诸如导致栅极的特性劣化，或栅氧化层中发生 硼穿透(boron penetraion)效应，因而对热工艺的温度等参数进行调整。也就是说，为了顾及周边区的元件特性，可能必须牺牲存储胞区的元件的较佳工艺条件，因此难以进一步提升存储器的元件特性。
发明内容
本发明提供一种存储器的制造方法，使存储器具有良好的元件特性。本发明提出一种存储器的制造方法。提供一基底，基底包括一存储胞区与一周边区，存储胞区形成多个第一栅极，第一栅极之间具有多个第一开口。于存储胞区的基底上形成一氮化层，氮化层覆盖第一栅极与第一开口。于周边区的基底上形成一氧化层。进行一氮化工艺，使氧化层被氮化成一氮化氧化层。于基底上形成一导体层，导体层包括位于存储胞区的基底上的一覆盖层，以及位于周边区的基底上的多个第二栅极，其中覆盖层覆盖氮化层且填满第一开口。基于上述，在本发明的存储器的制造方法中，周边区的栅极是在存储胞区的栅极等元件形成后才开始制作，因此可以避免于存储胞区进行的工艺会影响周边区的元件的特性。如此一来，存储器同时可导入硅化金属工艺，使其具有增强且良好的元件特性。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图IA至图II是依照本发明的一实施例的一种存储器的制造方法的流程剖面示意图。其中，附图标记说明如下100 :基底102 :存储胞区104:周边区110、162:栅介电层120、174:栅极120a :顶部122、176:间隙壁130、184:开口
140 :源极与漏极区150 :氮化层160:氧化层160a:氮化氧化层170:导体层172:覆盖层178 :掺杂区180 :硅化金属层181 :阻障层182 :材料层190:图案42:计算机主机；192、194 :接触窗开口196、198 :接触窗插塞
具体实施方式
图IA至图II是依照本发明的一实施例的一种存储器的制造方法的流程剖面示意图。请参照图1A，首先，提供基底100，基底100包括存储胞区102与周边区104，其中存储胞区102形成有多个第一栅极120，第一栅极120之间具有多个第一开口 130。在本实施例中，还包括于各第一栅极120与基底100之间形成一栅介电层110。基底100例如是半导体基底，如N型或P型的硅基底、三五族半导体基底等。栅介电层110例如是具有氧化硅/氮化硅/氧化硅(ONO)结构。第一栅极120的材料例如是掺杂多晶硅。请参照图1B，接着，于各第一栅极120的两侧形成源极与漏极区140。然后，于各第一栅极120的侧壁上形成一间隙壁122。在本实施例中，源极与漏极区140的形成方法例如是离子注入工艺。间隙壁122的形成方法例如是包括沉积工艺与蚀刻工艺。在一实施例中，间隙壁122上可以形成有另一间隙壁。值得注意的是，由于在存储胞区102中形成第一栅极120、源极与漏极区140以及间隙壁122等元件时，周边区104中未形成有栅极、栅氧化层等元件，因此存储胞区102中所进行的热工艺、掺杂工艺等工艺不会影响周边区104的元件的特性。请参照图1C，接着，于存储胞区102的基底100上形成一氮化层150，氮化层150覆盖第一栅极120。在本实施例中，氮化层150的材料例如是氮化硅，其形成方法例如是化学气相沉积法。然后，于周边区104的基底100上形成一氧化层160。在本实施例中，氧化层160的材料例如是氧化硅，其形成方法例如是化学气相沉积法。请参照图1D，接着，对基底100进行一氮化工艺，使氧化层160被氮化成富含氮化物的一氮化氧化层160a。氮化工艺例如是包括一去耦等离子体氮化工艺(DPN)、一后氮化退火工艺(PNA)或一氮离子注入工艺。特别一提的是，已知氮化氧化层有助于减缓后续工艺的硼穿透的情况。而后，于基底100上形成一导体层170,导体层170包括位于存储胞区102的基底100上的一覆盖层172，以及位于周边区104的基底100上的多个第二栅极174，其中覆盖层172覆盖氮化层150且填满第一开口 130。导体层170的材料包括未掺杂多晶娃。在一实施例中，例如是以第二栅极174为罩幕层，于第二栅极174的两侧形成淡掺杂区(未图示)。请参照图1E，接着，于周边区104的各第二栅极174的侧壁上形成一间隙壁176。间隙壁176的形成方法例如是沉积与蚀刻工艺，以于第二栅极174的侧壁上形成作为间隙壁176的氧化物。再者，在本实施例中，间隙壁176还形成于覆盖层172的侧壁上。接着，再以间隙壁176作为罩幕，于各第二栅极174两侧形成一掺杂区178。请参照图1F，而后，在本实施例中，对各第二栅极174与各掺杂区178进行一硅化金属工艺，以于第二栅极174顶部以及各掺杂区178中形成一娃化金属层180。在本实施例中，硅化金属层180例如是硅化钴。值得一提的是，在本实施例中，由于在对周边区104的栅极174与掺杂区178进行硅化金属工艺时，以一罩幕层遮蔽存储胞区102，因此存储胞区102的栅极120等元件不会被金属硅化，以避免影响诸如字元线与源极与漏极区之间的电性绝缘。请参照图1G，而后，于基底100上形成一阻障层181，以覆盖周边区104的第二栅极174以及存储胞区102的覆盖层172。然后，于周边区104的基底100上形成一第一材料层182。阻障层181的材料例如是氮化硅，其形成方法例如是化学气相沉积法。第一材料层182的材料例如是氧化硅，其形成方法例如是化学气相沉积法。在本实施例中，此步骤例如是先于基板100上形成全面覆盖周边区104与存储胞区102的一材料层，接着以存储胞区102的阻障层181作为蚀刻终止层，对材料层进行平坦化工艺，使得第一材料层182的顶面与阻障层181的顶面约略相等且实质上位在同一平面上。其中，平坦化工艺例如是包括一 化学机械研磨工艺。请参照图1H，接着，移除存储胞区102的部分阻障层181与部分覆盖层172，以形成多个第二开口 184，各第二开口 184暴露各第一栅极120的顶部120a。移除部分阻障层181与部分覆盖层172的方法例如是干式蚀刻工艺。特别一提的是，在本实施例中，在形成第二开口 184的步骤中，由于周边区104的栅极174已被第一材料层182覆盖保护，因此在选择移除部分覆盖层172的蚀刻条件上无需顾及是否会伤害到周边区104的栅极174，而能使用较佳的蚀刻条件来移除部分覆盖层172,以得到具有垂直轮廓(verticalprofile)的第二开口 184。举例来说,在蚀刻剂的选择上，无须考虑所使用的蚀刻剂对于覆盖层172与栅极174是否有高选择蚀刻比，而能就获得具有较佳轮廓的开口的观点来进行选择。而后，于各第二开口 184中形成一第一图案190。第一图案190的材料例如是包括硼磷硅玻璃，以及其形成方法例如是化学气相沉积工艺。请参照图II，接着，移除剩余的覆盖层172，以于存储胞区102形成多个接触窗开口 192。移除覆盖层172的方法例如是干式蚀刻法或湿式蚀刻法。然后，移除位于周边区104的第一材料层182的一部分，以于周边区104形成接触窗开口 194，其中接触窗开口 194暴露掺杂区178。移除第一材料层182的方法例如是干式蚀刻法或湿式蚀刻法。特别一提的是，在移除覆盖层172后，可对源极与漏极区140进行硅化金属步骤，举例来说，于其表面形成硅化钴。然后，于各接触窗开口 192、194中形成一接触窗插塞196、198，其中第一图案190配置于接触窗插塞196之间。接触窗插塞196、198的材料例如是钨、铜、铝或其他合适的金属。特别一提的是，在上述的实施例中，是以如图IF至图II所述的自行对准接触窗工艺为例来完成存储器的制作，然而，在其他实施例中，也有可能搭配其他后续工艺来形成接触窗与制作存储器，本发明不以此为限。—般来说，用以形成存储胞区的元件的工艺包括许多热工艺，这些热工艺可能会对已形成于周边区的元件产生负面影响。然而，在本实施例中，由于在存储胞区中形成第一栅极、源极与漏极区以及间隙壁等元件时，周边区未形成有栅极、栅氧化层等元件，因此存储胞区中所进行的热工艺、掺杂工艺等工艺不会影响到周边区的元件的特性，能避免周边区的栅极的特性劣化或栅氧化层中发生硼穿透效应等负面影响。另一方面，由于仅需以获得最佳元件特性作为选择工艺条件的考量，而无须顾及可能对周边区产生负面影响，因此能最佳化存储胞区中所进行的工艺条件，以提升存储胞区的元件特性。此外，由于在对周边区的栅极与掺杂区进行硅化金属工艺时，存储胞区的栅极、源极与漏极区等元件已被覆盖层覆盖而保护，因此该些元件不会被金属硅化，以避免影响诸如字元线与源极与漏极区之间的电性绝缘，且使得周边区的栅极与掺杂区具有较佳的导电特性。换言之，本实施例的存储器的制造方法使得周边区与存储胞区的元件皆能获得较佳的元件特性，以进一步提升存储器的效能。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。·
权利要求
1.一种存储器的制造方法，其特征在于，包括 提供一基底，该基底包括一存储胞区与一周边区，该存储胞区形成多个第一栅极，所述多个第一栅极之间具有多个第一开口； 于该存储胞区的该基底上形成一氮化层，该氮化层覆盖所述多个第一栅极与所述多个第一开口 ； 于该周边区的该基底上形成一氧化层； 进行一氮化工艺，使该氧化层被氮化成一氮化氧化层；以及 于该基底上形成一导体层，该导体层包括位于该存储胞区的该基底上的一覆盖层，以及位于该周边区的该基底上的多个第二栅极，其中该覆盖层覆盖该氮化层且填满所述多个第一开口。
2.根据权利要求I所述的存储器的制造方法，其特征在于，还包括 于该基底上形成一阻障层，以覆盖该周边区的所述多个第二栅极以及该存储胞区的该覆盖层； 于该周边区的该基底上形成一第一材料层； 移除该存储胞区的部分该阻障层与部分该覆盖层，以形成多个第二开口，各该第二开口暴露各该第一栅极的顶部； 于各该第二开口中形成一第一图案； 移除剩余的该覆盖层，以于该存储胞区形成多个接触窗开口 ；以及 于各该接触窗开口中形成一接触窗插塞，其中所述第一图案配置于所述接触窗插塞之间。
3.根据权利要求I所述的存储器的制造方法，其特征在于，还包括于各该第一栅极与该基底之间形成一栅介电层。
4.根据权利要求I所述的存储器的制造方法，其特征在于，在形成该氮化层之前，还包括于各该第一栅极的侧壁上形成一间隙壁。
5.根据权利要求I所述的存储器的制造方法，其特征在于，在形成该氮化层之前，还包括于各该第一栅极的两侧形成一源极与漏极区。
6.根据权利要求I所述的存储器的制造方法，其特征在于，该氮化工艺包括一去耦等离子体氮化工艺、一后氮化退火工艺或一氮离子注入工艺。
7.根据权利要求I所述的存储器的制造方法，其特征在于，该导体层的材料包括未掺杂多晶娃。
8.根据权利要求I所述的存储器的制造方法，其特征在于，还包括于各该第二栅极的侧壁上形成一间隙壁。
9.根据权利要求I所述的存储器的制造方法，其特征在于，还包括于各该第二栅极的两侧形成一掺杂区。
10.根据权利要求9所述的存储器的制造方法，其特征在于，还包括对各该第二栅极与各该掺杂区进行一娃化金属工艺。
全文摘要
本发明公开了一种存储器的制造方法。提供一基底，基底包括一存储胞区与一周边区，存储胞区形成多个第一栅极，第一栅极之间具有多个第一开口。于存储胞区的基底上形成一氮化层，氮化层覆盖第一栅极与第一开口。于周边区的基底上形成一氧化层。进行一氮化工艺，使氧化层被氮化成一氮化氧化层。于基底上形成一导体层，导体层包括位于存储胞区的基底上的一覆盖层，以及位于周边区的基底上的多个第二栅极，其中覆盖层覆盖氮化层且填满第一开口。
文档编号H01L21/28GK102903622SQ20111021952
公开日2013年1月30日 申请日期2011年7月27日 优先权日2011年7月27日
发明者廖修汉, 蒋汝平 申请人:华邦电子股份有限公司