专利名称：覆晶式半导体全波整流元件及其制造方法
技术领域：
本发明是提供一种与半导体/电子元件有关的技术，特别是指一种利用单料片或基板所制成的覆晶式半导体全波整流元件及其制造方法。
背景技术：
众所周知，电子元件中的全波整流器分为桥式整流器(Bridge Rectifier)与中心抽头式全波整流器(Center-Tap full-wave rectifier)两种，其中桥式整流器的工作原理，是利用四个半波整流器(Half-wave Rectif ier),即由四个二极管(Diodes)所组成,来对交流电源进行全波整流，使交流电源得以转换为直流电源输出；而中心抽头式全波整流器适用在变压器为中心抽头型的电路配置上，利用两个背对背的二极管(P极接P极，或N接N极)便可组成全波整流；该多个全波整流器在电力电子技术领域中应用范围甚广，为相当重要的电子元件。由于上述桥式整流器必须将四个二极管的八个脚位分别予以电气连接后，再以四个接脚连接于外部电路(两个交流电输入、两个直流电输出)，因此目前市售的桥式整流器，其制造方法及构造是将四颗PN型单晶粒架设在支架(导线架)上，并利用跳线(打线)的方式将八个脚位(焊点)分别连接后，经过成型封装、切割，使四个接脚外露，以供外部电路电气连接；这种跳线、成型封装的工艺较为繁琐、复杂，因此制造成本较高，而且体积较大。而另一种中心抽头式全波整流器虽然只利用两颗PN型单晶粒组成，并以三个接脚供外部电路电气连接，然而其制造方法与上述桥式整流器类同，需要将两颗单晶粒架设在支架上，并且经过跳线、成型封装、切割等步骤方能制成成品，与前述桥式整流器同样具有工艺复杂以及制造成本较高的缺点。此外，前述桥式整流器的另一种制造方法及构造，是将四颗PN型晶粒排列，使各晶粒的脚位(焊点)皆分别排列于上、下方位后，在工艺中利用至少上、下两片料片(类似前述支架、导线架)，分别与四颗PN型晶粒的脚位上、下导接后，再予以成型封装及切割。这种制造方法及构造固然可以免除跳线工艺，但是其结构必须利用至少两片料片方能上、下导接四颗PN型晶粒，因此相较于前述的现有跳线方式，无论在工艺、元件体积以及制造成本上，皆未能产生明显的增益效果。有鉴于此，本发明人乃累积多年半导体/硅晶粒相关领域的实务经验，创作出一种覆晶式半导体全波整流元件，可以改善现有技术在制造上的问题点。
发明内容
本发明的目的在于提供一种利用单料片或基板所制作的覆晶式半导体全波整流元件，不但可以简化工艺、节省制作成本，另具有缩小元件体积的功效。为达成上述目的，本发明覆晶式半导体全波整流元件的制造方法，至少包含一颗PNNP型及/或NPPN型覆晶(Flip-Chip)、以及一片包含多根接脚的料片或基板，其中该PNNP型及/或NPPN型覆晶的全部焊点(bump)皆位于同一面，能简易地让料片或基板的多根接脚分别与该多个覆晶的焊点依照全波整流元件的电路配置来焊接组合后，经过成型封装及切脚步骤即完成成品的制作。本发明的另一目的在于提供一种覆晶式半导体全波整流元件，包含一颗PNNP型及一颗NPPN型覆晶，该二覆晶彼此分离，且其全部的焊点皆位于同一面；四根接脚，分别具有至少一导接端以及一电路连接端，其中所述四根接脚的导接端依照桥式整流器的电路配置分别与前述该二覆晶的焊点焊接组合，四个电路连接端可供外部电路电气连接；以及一封装体，包覆在上述二覆晶及四根接脚外部，并且令四根接脚的电路连接端分别外露。本发明覆晶式半导体全波整流元件的另一实施例，包含一颗PNNP型或NPPN型覆晶，该覆晶全部的焊点皆位于同一面；三根接脚，分别具有至少一导接端以及一电路连接端，其中所述三根接脚的导接端依照中心抽头式全波整流器的电路配置分别与前述该覆晶的焊点焊接组合，三个电路连接端可供外部电路电气连接；以及一封装体，包覆在上述覆晶及三根接脚外部，并且令三根接脚的电路连接端分别外露。上述本发明的覆晶式半导体全波整流元件，由于PNNP型及/或NPPN型覆晶的全部焊点皆位于同一面，因此在制造过程中，可以让所有的接脚由同一料片或基板上延伸后分别与该多个焊点焊接组合，不但可以简化工艺、节省制作成本，而且其成品的体积亦可以更为缩减。尤其是若将所述PNNP型及/或NPPN型覆晶的全部焊点皆排列在同一水平面上，可以让工艺中覆晶与多根接脚的对位过程更精准、方便而提高产品良率。实施时，上述多根接脚的电路连接端可制作成符合表面黏型元件(SMD)或电路连接端传统插接型元件(DIP)的样式。为了焊接方便，前述PNNP型及/或NPPN型覆晶的焊点上可以预设焊料，以方便导接端与焊点之间的焊接结合。实施时，所述PNNP型覆晶两个相邻的N极可以共构，由此可以减少覆晶与多根接脚的焊点，进一步简化此焊接步骤的工艺；同理，NPPN型覆晶两个相邻的P极亦可以共构，达成上述简化工艺的目的。除此之外，PNNP型及/或NPPN型覆晶中的P极可视需求以一般半导体硅晶片工艺技术或利用肖特基(Schottky)工艺技术制成，使PNNP型及/或NPPN型覆晶的P极具备一般半导体或肖特基势鱼(Schottky Barrier)的电气特性。至于，如何制作出PNNP型或NPPN型覆晶，并且让该多个覆晶的焊点位于同一面，则可以参考同样为本案发明人所研发出的申请案号TW 099106657、CN 2010148162. I、US12/662，792号，在此不另赘述。相较于现有技术，本发明覆晶式半导体全波整流元件及其制造方法可以简化工艺，以达到缩短工时、节省成本的目的，而且成品体积可以大幅缩减，具有相当高的产业利用价值。
图I为本发明中PNNP型及NPPN型覆晶与料片的结合示意图；图2为本发明中PNNP型或NPPN型覆晶与料片的结合示意图；图3为本发明搭配桥式整流器电路配置的示意图；图4为本发明搭配中心抽头式全波整流器电路配置的示意图；图5为本发明在同一料片上设置多组四根接脚，并且让每一组接脚分别与二覆晶焊接组合的示意图(一)；图6为本发明在同一基板上设置多组四根接脚，并且让每一组接脚分别与二覆晶焊接组合的示意图；图7为本发明在同一料片上设置多组四根接脚，并且让每一组接脚分别与二覆晶焊接组合的示意图(二)；图8为本发明在同一料片上设置多组三根接脚，并且让每一组接脚分别与一覆晶焊接组合的示意图；图9为图5经过成型封装及切割工艺后，制成表面粘着型元件的成品外观示意图；图10为图7经过成型封装及切割工艺后，制成插接型元件的成品外观示意图；图11为图8经过成型封装及切割工艺后，制成表面粘着型元件的成品外观示意图。附图标记说明10-PNNP型覆晶；20_NPPN型覆晶；30_接脚；31_导接端；32_电路连接端；40_料片或基板；50_焊点；60_封装体；70_焊料。
具体实施例方式以下依据本发明的技术手段，列举出适于本发明的实施方式，并配合图式说明如后如图1、2所示，本发明覆晶式半导体全波整流元件的制造方法，至少包括一颗PNNP型覆晶(Flip-Chip) 10及/或一颗NPPN型覆晶20、以及一片包含多根接脚30的料片或基板40所组成，其中该PNNP型覆晶10及/或NPPN型覆晶20的全部焊点50皆位于同一面，能简易地让料片或基板40的多根接脚30分别与该多个覆晶10、20的焊点50，依照全波整流器的电路配置来焊接组合后，经成型封装及切脚后，即可完成成品的制作。上述全波整流器的电路配置请参考图3、4所示，其中图3即一般称的桥式整流器(Bridge Rectifier)的电路图，搭配本发明的实施，其覆晶可以为PNNP型覆晶10及NPPN型覆晶20的双晶粒组合，并以四根接脚30(图I)焊接组合；第四图即一般称之为中心抽头式全波整流器(Center-Tap full-wave rectifier)的电路图,搭配本发明的实施,其覆晶可以为单一颗PNNP或NPPN型覆晶10、20，并以三根接脚30(图2)焊接组合。如图5、6所示，由于上述PNNP型覆晶10及/或NPPN型覆晶20的全部焊点50皆位于同一面，因此在制造过程中，可以让多根接脚30由同一料片或基板40上延伸后，分别与该多个焊点50焊接组合，不但可以简化工艺、节省制作成本，而且其成品的体积亦可以更为缩减。图5中，所述的料片或基板40是以料片为代表，图6中的料片或基板40则以基板为代表，该基板可以为电路板或陶瓷基板，而接脚30则是配置在该电路板或陶瓷基板上的线路。尤其是如图5至图7所示，若将所述PNNP型覆晶10及NPPN型覆晶20并列，并使全部焊点50皆排列在同一水平面上，可以让工艺中二覆晶10、20与料片或基板40的四根接脚30的对位过程更精准、方便而提高产品良率；同理，若如图8所示，单一 PNNP型覆晶10或NPPN型覆晶20的全部焊点50皆位于同一水平面上，同样可以让工艺中的对位过程更精准。除此之外，如图5至图8所示，上述工艺还可以在同一片料片或基板40上设置多组多根接脚30，并且让每一组多根接脚30分别如前所述与PNNP型覆晶10及/或NPPN型覆晶20依照全波整流器的电路配置来分别焊接组合后，再分别以封装体60成型封装及切脚，即可同时大量制造，以节省成本。如图5至7所示，依据上述制造方式所制造出来的覆晶式半导体全波整流元件成品，其构造包含—颗PNNP型覆晶10及一颗NPPN型覆晶20，该二覆晶10、20彼此分离，其全部的焊点50皆位于同一面；四根接脚30，分别具有至少一导接端31以及一电路连接端32，其中所述四根接脚30的导接端31依照桥式整流器的电路配置分别与前述该二覆晶10、20的焊点50焊接组合，四个电路连接端32则可供外部电路电气连接；以及—封装体60，包覆在上述二覆晶10、20及四根接脚30外部，并且令四根接脚30的电路连接端32分别外露。上述本发明的覆晶式半导体全波整流元件成品，由于PNNP型覆晶10及NPPN型覆晶20的全部焊点50皆位于同一面，因此在制造过程中，可以让四根接脚30由同一料片或基板40上延伸后，分别与该多个焊点50焊接组合，不但可以简化工艺、节省制作成本，而且其成品的体积亦可以更为缩减。尤其是若将所述PNNP型覆晶10及NPPN型覆晶20的全部焊点50皆排列在同一水平面上，可以让工艺中二覆晶10、20与四根接脚30的对位过程更精准、方便而提闻广品良率。实施时，上述四根接脚30的电路连接端32由封装体60向外部延伸，可以制作成如图9所示的表面黏型元件(SMD)或如图10所示的传统插接型元件(DIP)的样式。如图8及图11所示，依据上述制造方法所制造出来的另一种覆晶式半导体全波整流元件成品实施例，其构造包含一颗PNNP或NPPN型覆晶10、20，该覆晶10、20全部的焊点50皆位于同一面；三根接脚30，分别具有至少一导接端31以及一电路连接端32，其中所述三根接脚30的导接端31依照中心抽头式整流器的电路配置分别与前述该覆晶10、20的焊点50焊接组合，三个电路连接端32则可供外部电路电气连接；以及一封装体60，包覆在上述覆晶10、20及三根接脚30外部，并且令三根接脚30的电路连接端32分别外露。其他诸如覆晶10、20的全部焊点50皆排列在同一水平面、表面黏型元件(SMD)或插接型元件(DIP)等实施方式，以及工艺中所增益的功效皆与前揭实施例相同，在此不另赘述。值得一提的是,请再参阅图5至图8所示,实施时为了焊接方便,前述PNNP型覆晶10及/或NPPN型覆晶20的焊点50上，可以分别在与多根接脚30的导接端31焊接的相对位置预设焊料70，以方便导接端31与焊点50之间的焊接结合。另外，实施时所述PNNP型覆晶10两个相邻的N极可以共构，其中，共构是指结合及共用，由此可以减少覆晶10、20与多根接脚30的焊点50，进一步简化焊接步骤的工艺；同理，NPPN型覆晶20两个相邻的P极亦可以共构，达成上述简化工艺的目的。再者，上述PNNP型及/或NPPN型覆晶10、20中的P极可视需求以一般半导体硅晶片工艺技术或利用肖特基(Schottky)工艺技术制成，使PNNP型及/或NPPN型覆晶10、20的P极具备一般半导体或肖特基势鱼(Schottky Barrier)的电气特性。以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本发明的保护范围内。
权利要求
1.一种覆晶式半导体全波整流元件的制造方法，其特征在于，至少包含一颗PNNP型及/或一颗NPPN型覆晶、以及一片具有多根接脚的料片或基板，其中该PNNP型及/或NPPN型覆晶的全部焊点皆位于同一面，料片或基板的多根接脚分别与该PNNP型及/或NPPN型覆晶的焊点依照全波整流器的电路配置来焊接组合后，经封装成型及切脚即完成成品的制作。
2.根据权利要求I项所述的覆晶式半导体全波整流元件的制造方法，其特征在于，所述PNNP型及/或NPPN型覆晶的全部焊点皆排列在同一水平面上。
3.根据权利要求I所述的覆晶式半导体全波整流元件的制造方法，其特征在于，所述PNNP型覆晶中两个相邻的N极共构及/或NPPN中两个相邻的P极共构。
4.根据权利要求I所述的覆晶式半导体全波整流元件的制造方法，其特征在于，PNNP型及/或NPPN型覆晶的P极是以一般半导体硅晶片工艺技术或利用肖特基工艺技术所制成。
5.一种覆晶式半导体全波整流元件，其特征在于，包含一颗PNNP型及一颗NPPN型覆晶，该二覆晶彼此分离，且其全部的焊点皆位于同一面；四根接脚，分别具有至少一导接端以及一电路连接端，其中所述四根接脚的导接端依照桥式整流器的电路配置分别与前述该二覆晶的焊点焊接组合，四个电路连接端可供外部电路电气连接；以及一封装体，包覆在上述二覆晶及四根接脚外部，并且令四根接脚的电路连接端分别外露。
6.一种覆晶式半导体全波整流元件，其特征在于，包含一颗PNNP或NPPN型覆晶，其全部的焊点皆位于同一面；三根接脚，分别具有至少一导接端以及一电路连接端，其中所述三根接脚的导接端依照中心抽头式全波整流器的电路配置分别与覆晶的焊点焊接组合，三个电路连接端可供外部电路电气连接；以及一封装体，包覆在上述覆晶及三根接脚外部，并且令三根接脚的电路连接端分别外露。
7.根据权利要求5或6所述的覆晶式半导体全波整流元件，其特征在于，所述覆晶的全部焊点皆排列在同一水平面上。
8.根据权利要求5或6所述的覆晶式半导体全波整流元件，其特征在于，所述接脚的电路连接端分别由封装体向外部延伸以形成表面粘着型元件或插接型元件。
9.根据权利要求5或6所述的覆晶式半导体全波整流元件，其特征在于，所述PNNP型覆晶中两个相邻的N极共构及/或NPPN中两个相邻的P极共构。
10.根据权利要求5或6所述的覆晶式半导体全波整流元件，其特征在于，所述PNNP或NPPN型覆晶的P极具备一般半导体或肖特基势垒的电气特性。
全文摘要
本发明提供一种覆晶式半导体全波整流元件及其制造方法，该覆晶式半导体全波整流元件至少包含一颗PNNP型及/或NPPN型覆晶(Flip-Chip)、以及一片包含多根接脚的料片或基板，其特征在于该PNNP型及/或NPPN型覆晶的全部焊点(bump)皆位于同一面，能简易地让多根接脚分别与该多个覆晶的焊点依照全波整流器的电路配置来焊接组合后，经过成型封装及切脚步骤即完成成品的制作；其成品具备全波整流功能，并具有简化工艺、降低成本以及缩小体积的功效，有别于传统由二/四颗单晶粒所组成的全波整流器。
文档编号H01L25/11GK102956512SQ20111023563
公开日2013年3月6日 申请日期2011年8月17日 优先权日2011年8月17日
发明者黄文彬, 吴文湖 申请人:美丽微半导体股份有限公司