Igbt以及igbt的制造方法

Igbt以及igbt的制造方法
【专利摘要】本发明提供一种IGBT的制造方法，所述IGBT具有：n型的发射区；p型的顶部体区；n型的中间区；p型的底部体区；n型的漂移区；p型的集电区；多个沟槽，其从半导体基板的上表面起，贯穿发射区、顶部体区、中间区以及底部体区并到达漂移区；栅电极，其被形成在沟槽内。该制造方法包括：在半导体基板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在绝缘膜形成之后，在半导体基板上以及沟槽内形成电极层的工序；使电极层的上表面平坦化的工序；在使电极层的上表面平坦化之后，从半导体基板的上表面侧将n型杂质注入至中间区的深度的工序。
【专利说明】IGBT以及IGBT的制造方法

【技术领域】
[0001] 本说明书所公开的技术涉及IGBT (Insulated Gate Bipolar Transistor,绝缘栅 双极性晶体管）等开关元件。

【背景技术】
[0002] 在日本专利公开公报2010-103326(以下，称之为专利文献1)中，公开了一种 IGBT。在该IGBT中，通过η型的中间区，而使体区与顶部体区和底部体区分离。此外，该 IGBT具有贯穿顶部体区、中间区及底部体区并到达漂移区的沟槽型的栅电极。通过以这样 的方式在体区内设置中间区，从而能够对在IGBT处于导通时漂移区内的空穴向顶部体区 流出的情况进行抑制。由此，能够在漂移区内积蓄更多的空穴，从而能够减小IGBT的通态 电压。


【发明内容】

[0003] 发明所要解决的课题
[0004] 上述的具有中间区的IGBT的特性，尤其是栅极阈值、通态电压、栅电极的电容等 会根据栅极绝缘膜附近的中间区的η型杂质浓度而发生较大变化。一直以来，都难以准确 地控制栅极绝缘膜附近的中间区的η型杂质浓度。因此，在对IGBT进行量产时，存在IGBT 间的特性的偏差较大的问题。所以，在本说明书中，提供一种具有中间区，并且具有在量产 时不易产生特性的偏差的结构的IGBT。
[0005] 用于解决课题的方法
[0006]
【发明者】们发现了栅极绝缘膜附近的中间区的η型杂质浓度与栅极绝缘膜附近的 中间区的下端的深度有关。即，在进行用于形成中间区的离子注入时，受到栅电极的形状的 影响，存在与其他区域相比，在栅极绝缘膜附近离子被注入的深度变深的趋势。因此，例如 图17所示，栅极绝缘膜42附近的中间区24的下端的深度与远离栅极绝缘膜42的位置处的 中间区24的下端的深度之间产生有差值AD1。根据栅极绝缘膜附近的中间区的下端的深 度，栅极绝缘膜附近的中间区（例如，图17中参照符号24s所示的区域）的η型杂质的浓 度分布会发生变化。本
【发明者】们发现了能够通过将中间区的下端的深度控制在预定的值， 从而准确地控制栅极绝缘膜附近的中间区的η型杂质浓度。
[0007] 本说明书所公开的第一 IGBT具有：η型的发射区；ρ型的顶部体区，其被形成在发 射区的下侧；η型的中间区，其被形成在顶部体区的下侧；ρ型的底部体区，其被形成在中间 区的下侧；η型的漂移区，其被形成在底部体区的下侧；ρ型的集电区，其与漂移区相接；多 个沟槽，其从半导体基板的上表面起，贯穿发射区、顶部体区、中间区以及底部体区并到达 漂移区；栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和漂移区之间的顶部体区、 中间区以及底部体区对置。存在于两个栅电极之间的中间区的下端的深度的偏差在llOnm 以下。
[0008] 另外，存在于两个栅电极之间的中间区的下端的深度的偏差是指，该中间区之中 的最深的部分的下端的深度与该中间区之中的最浅的部分的下端的深度之差。例如，在图 17的示例中，差值AD1为两个栅电极40之间的中间区24的下端的深度的偏差。图1图 示了存在于两个栅电极之间的中间区的下端的深度的偏差AD1与栅极绝缘膜附近的中间 区的η型杂质浓度C1之间的关系。另外，在图1中，作为η型杂质浓度C1，表示了标准化 后的值。更详细而言，表示了相对于在深度的偏差Λ D1为0的情况（通过模拟试验所计算 出的值），η型杂质浓度以何种程度变低。从图1可明显看出，在深度的偏差AD1在llOnm 以下的情况下，η型杂质浓度Cl以1 %左右的值而大致固定。因此，当深度的偏差ΛD1在 llOnm以下时，即使深度的偏差AD1发生变化，η型杂质浓度C1也几乎不发生变化。此外， 当深度的偏差Λ D1变得大于llOnm时，η型杂质浓度C1将发生急剧变化。因此，当深度的 偏差AD1大于llOnm时，哪怕深度的偏差AD1仅发生少许变化，IGBT的特性也会发生变 化。所以，如上所述，通过将中间区的下端的深度的偏差设定在llOnm以下，从而能够在量 产时抑制IGBT的特性的偏差。
[0009] 此外，本说明书提供了一种能够对中间区的下端的深度的偏差进行抑制的IGBT 的制造方法。本说明书所公开的第一制造方法中，制造出如下的IGBT，所述IGBT具有：η 型的发射区；Ρ型的顶部体区，其被形成在发射区的下侧；η型的中间区，其被形成在顶部体 区的下侧；Ρ型的底部体区，其被形成在中间区的下侧；η型的漂移区，其被形成在底部体 区的下侧；Ρ型的集电区，其与漂移区相接；多个沟槽，其从半导体基板的上表面起，贯穿发 射区、顶部体区、中间区以及底部体区并到达漂移区；栅电极，其被形成在沟槽内，并隔着绝 缘膜而与发射区和漂移区之间的顶部体区、中间区以及底部体区对置。该制造方法包括： 在半导体基板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在形成绝缘膜之 后，在半导体基板上及沟槽内形成电极层的工序；使电极层的上表面平坦化的工序；在使 电极层的上表面平坦化之后，从半导体基板的上表面侧将η型杂质注入至中间区的深度的 工序。
[0010] 上述的电极层中，被形成在沟槽内的电极层为栅电极。当形成电极层时，将在沟槽 上部的电极层的表面上形成有凹部。假设在该状态下向半导体基板注入杂质，则与其他区 域相比，在沟槽的周边，杂质的注入深度变深。因此，在该制造方法中，在形成了电极层之后 使电极层的表面平坦化。之后，从半导体基板的上表面侧将η型杂质注入至中间区的深度。 由此，能够将η型杂质注入至半导体基板内的大致固定的深度。因此，根据该方法，能够将 中间区形成在大致固定的深度，从而能够抑制中间区的下端的深度的偏差。
[0011] 在本说明书所公开的第二制造方法中，制造出如下的IGBT，所述IGBT具有：η型的 发射区；Ρ型的顶部体区，其被形成在发射区的下侧；η型的中间区，其被形成在顶部体区的 下侧；Ρ型的底部体区，其被形成在中间区的下侧；η型的漂移区，其被形成在底部体区的下 侧；Ρ型的集电区，其与漂移区相接；多个沟槽，其从半导体基板的上表面起，贯穿发射区、 顶部体区、中间区以及底部体区并到达漂移区；栅电极，其被形成在沟槽内，并隔着绝缘膜 而与发射区和漂移区之间的顶部体区、中间区以及底部体区对置，该制造方法包括：在半导 体基板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在形成绝缘膜之后，在 沟槽内，以栅电极的上表面位于与沟槽的上端相比靠下侧的位置处的方式形成栅电极的工 序；在栅电极上形成掩膜部件的工序，或以在栅电极上厚于其他区域的方式在半导体基板 上形成掩膜部件的工序；在形成掩膜部件之后，从半导体基板的上表面侧将η型杂质注入 至中间区的深度的工序。
[0012] 当形成栅电极时，将在栅电极的上表面与半导体基板的上表面之间形成高低差 (凹部）。假设在该状态下向半导体基板注入杂质，则与其他区域相比，在沟槽的周围，杂质 的注入深度变深。因此，在该制造方法中，在形成了栅电极之后形成掩膜。之后，从半导体 基板的上表面侧将η型杂质注入至中间区的深度。若在栅电极上形成掩膜，则能够防止与 其他区域相比在沟槽的周围杂质的注入深度变深的情况。此外，在以在栅电极上厚于其他 区域的方式在半导体基板上形成掩膜部件的情况下，也能够防止与其他区域相比在沟槽的 周围杂质的注入深度变深的情况。所以，能够将η型杂质注入至半导体基板内的大致固定 的深度。所以，根据该方法，能够将中间区形成在大致固定的深度，从而能够抑制中间区的 下端的深度的偏差。
[0013] 此外，
【发明者】们发现，即使在不具有底部体区的IGBT中，存在于两个栅电极之间 的中间区的下端的深度的偏差ΛD1也会较大地影响IGBT的特性。因此，本说明书提供第 二 IGBT。
[0014] 由本说明书所提供的第二IGBT具有：η型的发射区；ρ型的体区，其被形成在发射 区的下侧；η型的中间区，其被形成在体区的下侧；η型的漂移区，其被形成在中间区的下 侦牝并且η型杂质的浓度低于中间区，且η型杂质浓度为大致固定；ρ型的集电区，其被形成 在漂移区的下侧；多个沟槽，其从半导体基板的上表面起，贯穿发射区、体区以及中间区并 到达漂移区；栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和中间区之间的体区对 置。存在于两个栅电极之间的中间区的下端的深度的偏差在llOnm以下。
[0015] 另外，第二IGBT的中间区的下端的深度的偏差为，该中间区之中的最深的部分的 下端的深度与该中间区之中的最浅的部分的下端的深度之差。图15图示了存在于两个栅 电极之间的中间区的下端的深度的偏差AD1与栅极绝缘膜附近的中间区内的η型杂质浓 度C1之间的关系。另外，在图15中，作为η型杂质浓度C1，表示了标准化后的值。更详细 而言，表示了相对于在深度的偏差△ D1为0的情况下（通过模拟试验所计算出的值），η型 杂质浓度以何种程度变低。从图15可明显看出，在深度的偏差AD1在llOnm以下的情况 下，η型杂质浓度C1以1 %左右的值而大致固定。因此，当深度的偏差ΛD1在llOnm以下 时，即使深度的偏差Λ D1发生变化，η型杂质浓度C1也几乎不发生变化。此外，当深度的偏 差AD1大于llOnm时，η型杂质浓度C1将发生急剧变化。因此，当深度的偏差AD1大于 llOnm时，哪怕深度的偏差ΛD1仅稍微发生变化，IGBT的特性也会发生变化。所以，如上所 述，通过将中间区的下端的深度的偏差设定在llOnm以下，从而能够在量产时抑制IGBT的 特性的偏差。
[0016] 此外，本说明书提供一种不具有底部体区的IGBT的制造方法，并且该制造方法能 够抑制中间区的下端的深度的偏差。本说明书所公开的第三制造方法制造出如下的IGBT， 所述IGBT具有：η型的发射区；ρ型的体区，其被形成在发射区的下侧；η型的中间区，其被 形成在体区的下侧；η型的漂移区，其被形成在中间区的下侧，并且η型杂质浓度低于中间 区，且η型杂质浓度为大致固定；ρ型的集电区，其被形成在漂移区的下侧；多个沟槽，其从 半导体基板的上表面起，贯穿发射区、体区以及中间区并到达漂移区；栅电极，其被形成在 沟槽内，并隔着绝缘膜而与发射区和中间区之间的体区对置。该制造方法包括：在半导体基 板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在形成绝缘膜之后，在半导 体基板上及沟槽内形成电极层的工序；使电极层的上表面平坦化的工序；在使电极层的上 表面平坦化之后，从半导体基板的上表面侧将η型杂质注入至中间区的深度的工序。
[0017] 根据该方法，能够将中间区形成在大致固定的深度，从而能够抑制中间区的下端 的深度的偏差。
[0018] 此外，本说明书所公开的第四制造方法制造出如下的IGBT，所述IGBT具有：η型 的发射区；Ρ型的体区，其被形成在发射区的下侧；η型的中间区，其被形成在体区的下侧；η 型的漂移区，其被形成在中间区的下侧，并且η型杂质浓度低于中间区，并为大致固定；ρ型 的集电区，其被形成在漂移区的下侧；多个沟槽，其从半导体基板的上表面起，贯穿发射区、 体区以及中间区并到达漂移区；栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和中 间区之间的体区对置。该制造方法包括：在半导体基板的上表面上形成沟槽的工序；在沟 槽内形成绝缘膜的工序；在形成绝缘膜之后，在沟槽内，以栅电极的上表面位于与沟槽的上 端相比靠下侧的位置处的方式形成栅电极的工序；在栅电极上形成掩膜部件的工序，或以 在栅电极上厚于其他区域的方式在半导体基板上形成掩膜部件的工序；在形成掩膜部件之 后，从半导体基板的上表面侧将η型杂质注入至中间区的深度的工序。
[0019] 根据该方法，能够将中间区形成在大致固定的深度，从而能够抑制中间区的下端 的深度的偏差。

【专利附图】

【附图说明】
[0020] 图1为表示在具有底部体区的IGBT中，中间区的下端的深度的偏差AD1与栅极 绝缘膜附近的中间区的η型杂质浓度C1之间的关系的曲线图。
[0021] 图2为实施方式所涉及的IGBT10的剖视图（图3中的ΙΙ-ΙΙ线处的剖视图）。
[0022] 图3为实施方式所涉及的IGBT10的半导体基板12的俯视图。
[0023] 图4为第一实施例的制造方法的说明图。
[0024] 图5为第一实施例的制造方法的说明图。
[0025] 图6为第一实施例的制造方法的说明图。
[0026] 图7为第一实施例的制造方法的说明图。
[0027] 图8为第一实施例的制造方法的说明图。
[0028] 图9为第二实施例的制造方法的说明图。
[0029] 图10为第二实施例的制造方法的说明图。
[0030] 图11为第三实施例的制造方法的说明图。
[0031] 图12为第四实施例的制造方法的说明图。
[0032] 图13为其他的实施方式所涉及的IGBT的剖视图（图14中的ΧΙΙΙ-ΧΙΙΙ线处的 剖视图）。
[0033] 图14为其他的实施方式所涉及的IGBT的半导体基板12的俯视图。
[0034] 图15为表示在不具有底部体区的IGBT中，中间区的下端的深度的偏差AD1与栅 极绝缘膜附近的中间区的η型杂质浓度C1之间的关系的曲线图。
[0035] 图16为第二实施方式所涉及的IGBT100的剖视图。
[0036] 图17为现有的具有底部体区的IGBT的剖视图。
[0037] 图18为现有的具有底部体区的IGBT的制造方法的说明图。
[0038] 图19为现有的不具有底部体区的IGBT的剖视图。

【具体实施方式】
[0039] 图2所示的实施方式所涉及的IGBT10通过半导体基板12和被形成在半导体基板 12的上表面及下表面上的电极、绝缘膜等而被构成。
[0040] 在半导体基板12的上表面上形成有多个沟槽40。各沟槽40的内表面被栅极绝缘 膜42所覆盖。在各沟槽40的内部形成有栅电极44。在栅电极44的上表面被盖（cap)绝 缘膜46所覆盖。在盖绝缘膜46上形成有层间绝缘膜47。但是，在未图示的位置处，栅电极 44被设定为能够与外部相接。如图3所示，各栅电极44以互相平行的方式而延伸。
[0041] 在半导体基板12的内部形成有发射区20、体接触区21、顶部体区22、浮置区24、 底部体区26、漂移区28、缓冲区30及集电区32。
[0042] 发射区20为η型区，并有选择地被形成在露出于半导体基板12的上表面的范围 内。发射区20与栅极绝缘膜42相接。如图3所示，发射区20沿着栅电极44而以平行的 方式延伸。
[0043] 体接触区21为ρ型杂质浓度较高的ρ型区。体接触区21被形成于两个发射区20 之间。体接触区21在半导体基板12的上表面露出。
[0044] 顶部体区22为ρ型杂质浓度低于体接触区的ρ型区。顶部体区22被形成在发射 区20与体接触区21的下侧。并且，顶部体区22在发射区20的下侧与栅极绝缘膜42相接。
[0045] 浮置区24为η型区，并被形成在顶部体区22的下侧。浮置区24通过顶部体区22 而与发射区20分离。浮置区24与栅极绝缘膜42相接。另外，浮置区24的η型杂质浓度 越高，则IGBT10的通态电压越变低。另一方面，当使浮置区24的η型杂质浓度上升至预定 值时，IGBT10的耐电压特性将急剧恶化。所以，浮置区24的η型杂质浓度在耐电压特性不 发生恶化的范围内被设定为最大值。浮置区24为将顶部体区22与底部体区26分离的中 间区。
[0046] 底部体区26为ρ型区，并被形成在浮置区24的下侧。底部体区26通过浮置区24 而与顶部体区22分离。底部体区26与栅极绝缘膜42相接。
[0047] 漂移区28为含有低浓度的η型杂质的η型区。漂移区28被形成在底部体区26 的下侧。漂移区28通过底部体区26而与浮置区24分离。漂移区28与位于沟槽40的下 端的栅极绝缘膜42相接。
[0048] 缓冲区30为含有浓度高于漂移区28的η型杂质的η型区。缓冲区30被形成在 漂移区28的下侧。
[0049] 集电区32为含有高浓度的ρ型杂质的ρ型区。集电区32被形成在露出于半导体 基板12的下表面的范围内。集电区32通过漂移区28与缓冲区30而与底部体区26分离。
[0050] 因为如上述那样在半导体基板12的内部形成有各区，所以各沟槽40被配置为，贯 穿发射区20、顶部体区22、浮置区24及底部体区26,并到达漂移区28。此外，栅电极44隔 着沟槽40的侧面的栅极绝缘膜42而与发射区20、顶部体区22、浮置区24以及底部体区26 对置。
[0051] 在半导体基板12的上表面上形成有发射极60。发射极60相对于发射区20与体 接触区21而被欧姆连接。发射极60通过盖绝缘膜46以及层间绝缘膜47而与栅电极44 绝缘。在半导体基板12的下表面上形成有集电极62。集电极62相对于集电区32而被欧 姆连接。
[0052] 接下来，对IGBT10的动作进行说明。当在向发射极60与集电极62之间施加了使 集电极62成为正电位的电压的状态下，向栅电极44施加栅极阈值电压（使IGBT10导通所 需要的最小的栅极电压）以上的电压时，IGBT10将导通。S卩，在与栅极绝缘膜42相接的范 围内的顶部体区22与底部体区26中形成有沟道，从而电子从发射区20穿过沟道而向集电 区32流通。同时，空穴从集电区32流入到漂移区28中。由于空穴向漂移区28的流入，从 而在漂移区28中产生电导调制现象，由此漂移区28的电阻下降。所以，电子能够以低损耗 在漂移区28内流通。此外，流入到漂移区28中的空穴从漂移区28向顶部体区22流通。然 而，浮置区24成为障壁，从而抑制了空穴向顶部体区22移动的情况。因此，漂移区28内的 空穴浓度变高，从而漂移区28的电阻进一步减小。由此，IGBT10的通态电压减小。
[0053] 此外，通过形成有底部体区26,从而IGBT10的耐压上升。由此，能够得到与目标值 相符的耐压。
[0054] 接下来，以与现有的IGBT的制造方法进行比较的方式对IGBT10的制造方法进行 说明。首先，作为IGBT10的制造方法，对第一实施例所涉及的制造方法进行说明。IGBT10 由具有与漂移区28大致相同的η型杂质浓度的η型的半导体基板（硅基板）所制造。首 先，在半导体基板的上表面上，通过蚀刻而形成沟槽40。接下来，如图4所示，通过氧化或 CVD (Chemical Vapor Deposition,化学气相沉积）法等，在半导体基板的上表面与沟槽40 的内表面上形成绝缘膜50。接下来，如图5所示，通过PVD(Physical Vapor Deposition,物 理气相沉积）法或CVD法等，在半导体基板的上表面与沟槽40的内部形成由多晶硅构成的 电极层52。此时，由于沟槽40的形状的影响，在沟槽40的上部的电极层52的表面上形成 有凹部54。接下来，如图6所示，通过磨削、研磨、蚀刻，CMP等，使电极层52的上表面平坦 化。由此,使凹部54消失。接下来，从半导体基板的上表面侧向半导体基板注入杂质离子。 此处,分别实施对于发射区20的η型杂质的注入、对于体接触区21的p型杂质的注入、对 于顶部体区22的ρ型杂质的注入、对于浮置区24的η型杂质的注入以及对于底部体区26 的η型杂质的注入。图6的参照符号20a?26a表示杂质被注入的位置。参照符号20a表 示在对于发射区20的η型杂质的离子注入中η型杂质被注入的位置，参照符号21a表示在 对于体接触区21的ρ型杂质的离子注入中ρ型杂质被注入的位置，参照符号22a表示在对 于顶部体区22的ρ型杂质以的离子注入中ρ型杂质被注入的位置，参照符号24a表示在对 于浮置区24的η型杂质的离子注入中η型杂质被注入的位置，参照符号26a表示在对于底 部体区26的ρ型杂质的离子注入中ρ型杂质被注入的位置。如图所示，在各离子注入中， 也向沟槽40内的电极层52以及绝缘膜50注入杂质。离子注入时的电极层52以及绝缘膜 50的电阻（离子前进单位距离时减速的比例）与半导体层的电阻大致相等。因此，由于如 上文所述那样在使电极层52的上表面平坦化之后注入杂质，从而能够使对于沟槽40内的 电极层52以及绝缘膜50的杂质的注入深度与对于沟槽40的外部的半导体层的杂质的注 入深度大致相等。接下来，通过蚀刻，对不需要的电极层52进行蚀刻。此时，如图7所示，使 沟槽40内存留有电极层52。存留在沟槽40内的电极层52成为栅电极44。接下来，使用 氧化或者CVD法等而在栅电极44的上表面上形成盖绝缘膜46。接下来，通过对半导体基板 进行热处理，从而使被注入到半导体基板内的杂质扩散以及活化。由此，如图8所示，在半 导体基板内，形成有发射区20、体接触区21、顶部体区22、浮置区24、以及底部体区26。因 为在离子注入时，在沟槽40内与沟槽40外，离子注入深度大致相等，所以如图8所示，各区 被形成在大致固定的深度。如图8所示，在形成了各区之后，通过在半导体基板内形成其他 必要的区，并在半导体基板的表面上形成必要的电极、绝缘膜等，从而完成图2的IGBT10。
[0055] 接下来，对现有的IGBT的制造方法进行说明。在现有的IGBT的制造方法中，以与 第一实施例的制造方法相同的方式对半导体基板实施加工直至图5所示的状态。接下来， 在未使电极层52的上表面平坦化的条件下，从半导体基板的上表面侧向半导体基板注入 杂质离子。图18的参照符号20b?26b表示在该制造方法中，杂质相对于发射区20、体接 触区21、顶部体区22、浮置区24及底部体区26而被注入的位置。因为在电极层52的上表 面上形成有凹部54,从而与远离沟槽40的位置相比，在沟槽40的附近，杂质的注入深度变 深。之后，通过实施与第一实施例的制造方法相同的工序，从而制造出图17所示的现有的 IGBT。因为在离子注入时，在沟槽40的附近，杂质的注入深度变深，所以如图17所示，发射 区20、顶部体区22、浮置区24及底部体区26只在沟槽40 (即，栅极绝缘膜42)的附近被形 成得较深。
[0056] 此外，作为现有的其他的制造方法，还存在一种如下的方法，S卩，在形成了发射区、 顶部体区、浮置区及底部体区的各半导体区之后，形成沟槽、栅极绝缘膜及栅电极的方法。 然而，在该制造方法中，在形成栅极绝缘膜时，会发生半导体层内的P型杂质以及η型杂质 被栅极绝缘膜吸收或经由栅极绝缘膜而进行移动的现象。因此，该制造方法也无法将各半 导体区形成为均匀的深度，并且无法准确地控制栅极绝缘膜的附近的杂质浓度。
[0057] 如以上所说明的那样，根据第一实施例的制造方法，与现有的制造方法相比，能够 将发射区20、顶部体区22、浮置区24及底部体区26形成为均匀的深度。上述各区的深度会 给IGBT的特性带来影响。特别是浮置区24的下端的深度D1 (参照图2、图17)的偏差会较 大程度地影响IGBT的特性（栅极阈值、通态电压及栅电极的电容）。即，如图17中的现有 的IGBT，当在栅极绝缘膜42的附近浮置区24的下端的位置变深时，栅极绝缘膜42的附近 的浮置区24s的η型杂质浓度变低。该结果会给IGBT的特性带来影响。图1图示了两个栅 电极44之间的区域90 (参照图2、图17)内的浮置区24的下端的深度D1的偏差Λ D1 (最 浅的部分与最深的部分的深度差）与沟槽40附近的浮置区24s的η型杂质浓度C1之间的 关系。例如，在现有的IGBT中，深度的偏差AD1为图17的参照符号AD1所示的部分的尺 寸。此外，在图2的IGBT10中，因为AD1极小，所以未对AD1进行图示。如图1所示，在 深度的偏差AD1大于llOnm的情况下，哪怕深度的偏差AD1仅稍微发生变化，η型杂质浓 度C1也会发生较大变化。另一方面，当深度的偏差AD1在llOnm以下时，即使深度的偏差 AD1稍微发生变化，η型杂质浓度C1也几乎不发生变化。根据上述的第一实施例的制造方 法，能够将深度的偏差AD1设定在llOnm以下。如果以深度的偏差AD1在llOnm以下的 方式对IGBT进行量产，则能够对所量产的IGBT之间的浮置区24s的η型杂质浓度C1的偏 差进行抑制。所以，能够量产特性稳定的IGBT。即，通过深度的偏差AD1在llOnm以下的 结构，能够在量产时对IGBT的特性的偏差进行抑制。
[0058] 接下来，对第二实施例的制造方法进行说明。第二实施例的制造方法也以与第一 实施例的制造方法相同的方式将半导体基板加工至图5所示的状态。接下来，如图9所示， 将半导体基板上的电极层52通过蚀刻而去除，并使电极层52 (栅电极44)存留在沟槽40 内。此时，栅电极44的上表面位于与半导体基板的上表面相比靠下侧的位置处。即，在半 导体基板的上表面上形成有凹部56。接下来，利用氧化或者CVD法等而在栅电极44的上 表面上形成盖绝缘膜46。接下来，如图10所示，在栅电极44上（S卩，沟槽40上）形成掩 膜层92。掩膜层92通过喷墨法或光刻技术等而形成。此时，不在沟槽40外的半导体层的 上部上形成掩膜层92。接下来，从半导体基板的上表面侧向半导体基板注入杂质离子。此 处，分别实施对于发射区20的η型杂质的注入、对于体接触区21的p型杂质的注入、对于 顶部体区22的ρ型杂质的注入、对于浮置区24的η型杂质的注入以及对于底部体区26的 η型杂质的注入。此时，通过被形成在栅电极44上的掩膜层92,从而防止了向栅电极44附 近注入的杂质的注入深度变深的情况。由此，向栅电极44注入的杂质的注入深度与向半导 体层注入的杂质的注入深度成为大致相同。之后，通过实施与第一实施例大致相同的工序 而制造出图2的IGBT10。这样，在第二实施例的制造方法中，能够在不受到凹部56的形状 的影响的条件下，将向沟槽40内注入的杂质的注入深度与向沟槽40外的半导体层注入的 杂质的注入深度设为相同。因此，根据第二实施例的制造方法，能够制造出各区域被形成在 大致固定的深度的图2的IGBT10。
[0059] 另外，在第二实施例中，在沟槽40外的半导体层的上部上未形成有掩膜层92。然 而，也可以如图11或图12所示那样，在半导体基板的整个上表面上形成掩膜层92,并使栅 电极44上的掩膜层92厚于其他区域。这样的结构也能够与第二实施例的制造方法相同地 制造出图1的IGBT10。另外，在图12中，虽然掩膜层92的上表面为平坦，但栅电极44上的 掩膜层92增厚了与凹部56相对应的量。只要离子注入时的掩膜层92的电阻与半导体层 的电阻大致相同，则图11所示的掩膜层92的上表面也可以为平坦。
[0060] 此外，虽然上述的IGBT10中，发射区20沿着沟槽40而延伸，但也可以如图13、14 所示那样，将上述的技术应用于发射区在与沟槽40交差的方向上延伸的IGBT中。
[0061] 此外，虽然上述的IGBT10具有底部体区26,但是在如图16所示这种不具有底部体 区26的IGBT100中，也能够通过抑制中间区24的下端的位置的偏差，从而使IGBT的特性 (栅极阈值、通态电压及栅电极的电容）稳定。另外，图16的中间区24被配置在漂移区28 与体区22之间，并为η型杂质浓度高于漂移区28的区域。漂移区28内的η型杂质浓度与 位置无关而大致为固定。即，η型杂质以大致固定的浓度分布的区域与η型杂质浓度高于 该固定的浓度的区域的边界为中间区24与漂移区28的边界。在图16的IGBT100中，存在 于两个栅电极44之间的中间区24的下端的深度D1的偏差在llOnm以下。
[0062] 图16的IGBT100能够通过从上述的第一实施例至第四实施例中的任意制造方法 中省略对于底部体区26的离子注入的制造方法来进行制造。通过该制造方法，能够使中间 区24的下端的深度D1的偏差AD1在llOnm以下。
[0063] 图15图示了在具有中间区24而不具有底部体区的IGBT中，两个栅电极44之间 的区域90(参照图16、图19)内的中间区24的下端的深度D1的偏差AD1(最浅的部分与 最深的部分的深度差）与沟槽40附近的中间区24s的η型杂质浓度C1之间的关系。例如， 在现有的IGBT中，深度的偏差AD1为图19的参照符号AD1所示的部分的尺寸。此外，在 图16的IGBT100中，因为AD1为极小，所以未对AD1进行图示。如图15所示，在深度的 偏差Λ D1大于110nm的情况下，哪怕深度的偏差Λ D1仅稍微发生变化，η型杂质浓度C1也 会发生较大变化。另一方面，当深度的偏差ΛD1在llOnm以下时，即使深度的偏差ΛD1发 生些许变化，η型杂质浓度Cl也几乎不发生变化。
[0064] 在图16的IGBT100中，中间区24的下端的深度D1的偏差AD1在llOnm以下。因 此，如果对该IGBT100进行量产，则能够抑制所量产的IGBT之间的浮置区24s的η型杂质 浓度C1的偏差。因此，能够量产特性稳定的IGBT。
[0065] 另外，本说明书所公开的离子注入方法（在形成有沟槽的区域以固定的深度对杂 质进行注入的方法）也能够应用于形成其他的半导体装置（例如，MOSFET或二极管）的情 况。由此，能够改善半导体装置的特性。因此，该离子注入方法能够表现为以下的结构1或 者结构2。
[0066](结构1) 一种开关元件的制造方法，所述开关元件具有：Ρ型或η型的区域，其 被形成在半导体基板内；沟槽，其被形成在半导体基板的上表面上，并贯穿所述区域；栅电 极，其被形成在沟槽内，并隔着绝缘膜而与所述区域对置，所述制造方法包括：在半导体基 板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在形成绝缘膜之后，在半导 体基板上以及沟槽内形成电极层的工序；使电极层的上表面平坦化的工序；在使电极层的 上表面平坦化之后，从半导体基板的上表面侧将杂质注入至所述区域的深度的工序。
[0067](结构2) -种开关元件的制造方法，所述开关元件具有：η型或ρ型的区域，其 被形成在半导体基板内；沟槽，其被形成在半导体基板的上表面上，并贯穿所述区域；栅电 极，其被形成在沟槽内，并隔着绝缘膜而与所述区域对置；所述制造方法包括：在半导体基 板的上表面上形成沟槽的工序；在沟槽内形成绝缘膜的工序；在绝缘膜形成之后，在沟槽 内，以栅电极的上表面位于与沟槽的上端相比靠下侧的方式来形成栅电极的工序；在栅电 极上形成掩膜部件的工序，或者，以在栅电极上厚于其他区域的方式在半导体基板上形成 掩膜部件的工序；在形成掩膜部件之后，从半导体基板的上表面侧将η型杂质注入至所述 区域的深度的工序。
[0068] 以上，虽然对实施例进行了详细说明，但这些实施例只不过是示例，并不限定权利 要求书的范围。在权利要求书所记载的技术中，包含对以上所例示的具体示例进行各种改 变、变更的技术。
[〇〇69] 本说明书或者附图中所说明的技術要素通过单独或各种组合来发挥技术上的有 用性，并不限定于申请时权利要求所述的组合。此外，在本说明书或附图中所例示的技术同 时达成多个目的，并且达成其中一个目的本身便具有技术上的有用性。
【权利要求】
1. 一种绝缘栅双极性晶体管，具有： η型的发射区； Ρ型的顶部体区，其被形成在发射区的下侧； η型的中间区，其被形成在顶部体区的下侧； Ρ型的底部体区，其被形成在中间区的下侧； η型的漂移区，其被形成在底部体区的下侧； Ρ型的集电区，其与漂移区相接； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、顶部体区、中间区以及底部体区 并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和漂移区之间的顶部体区、中间 区以及底部体区对置， 存在于两个栅电极之间的中间区的下端的深度的偏差在llOnm以下。
2. -种绝缘栅双极性晶体管的制造方法，所述绝缘栅双极性晶体管具有： η型的发射区； Ρ型的顶部体区，其被形成在发射区的下侧； η型的中间区，其被形成在顶部体区的下侧； Ρ型的底部体区，其被形成在中间区的下侧； η型的漂移区，其被形成在底部体区的下侧； Ρ型的集电区，其与漂移区相接； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、顶部体区、中间区以及底部体区 并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和漂移区之间的顶部体区、中间 区以及底部体区对置， 所述绝缘栅双极性晶体管的制造方法包括： 在半导体基板的上表面上形成沟槽的工序； 在沟槽内形成绝缘膜的工序； 在形成绝缘膜之后，在半导体基板上及沟槽内形成电极层的工序； 使电极层的上表面平坦化的工序； 在使电极层的上表面平坦化之后，从半导体基板的上表面侧将η型杂质注入至中间区 的深度的工序。
3. -种绝缘栅双极性晶体管的制造方法，所述绝缘栅双极性晶体管具有： η型的发射区； Ρ型的顶部体区，其被形成在发射区的下侧； η型的中间区，其被形成在顶部体区的下侧； Ρ型的底部体区，其被形成在中间区的下侧； η型的漂移区，其被形成在底部体区的下侧； Ρ型的集电区，其与漂移区相接； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、顶部体区、中间区以及底部体区 并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和漂移区之间的顶部体区、中间 区以及底部体区对置， 所述绝缘栅双极性晶体管的制造方法包括： 在半导体基板的上表面上形成沟槽的工序； 在沟槽内形成绝缘膜的工序； 在形成绝缘膜之后，在沟槽内，以栅电极的上表面位于与沟槽的上端相比靠下侧的位 置处的方式形成栅电极的工序； 在栅电极上形成掩膜部件的工序，或以在栅电极上厚于其他区域的方式在半导体基板 上形成掩膜部件的工序； 在形成掩膜部件之后，从半导体基板的上表面侧将η型杂质注入至中间区的深度的工 序。
4. 一种绝缘栅双极性晶体管，具有： η型的发射区； Ρ型的体区，其被形成在发射区的下侧； η型的中间区，其被形成在体区的下侧； η型的漂移区，其被形成在中间区的下侧，并且η型杂质的浓度低于中间区，且η型杂质 浓度为大致固定； Ρ型的集电区，其被形成在漂移区的下侧； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、体区以及中间区并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和中间区之间的体区对置， 存在于两个栅电极之间的中间区的下端的深度的偏差在llOnm以下。
5. -种绝缘栅双极性晶体管的制造方法，所述绝缘栅双极性晶体管具有： η型的发射区； Ρ型的体区，其被形成在发射区的下侧； η型的中间区，其被形成在体区的下侧； η型的漂移区，其被形成在中间区的下侧，且η型杂质浓度低于中间区； Ρ型的集电区，其被形成在漂移区的下侧； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、体区以及中间区并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和中间区之间的体区对置， 所述绝缘栅双极性晶体管的制造方法包括： 在半导体基板的上表面上形成沟槽的工序； 在沟槽内形成绝缘膜的工序； 在形成绝缘膜之后，在半导体基板上及沟槽内形成电极层的工序； 使电极层的上表面平坦化的工序； 在使电极层的上表面平坦化之后，从半导体基板的上表面侧将η型杂质注入至中间区 的深度的工序。
6. -种绝缘栅双极性晶体管的制造方法，所述绝缘栅双极性晶体管具有： η型的发射区； Ρ型的体区，其被形成在发射区的下侧； η型的中间区，其被形成在体区的下侧； η型的漂移区，其被形成在中间区的下侧，并且η型杂质浓度低于中间区； Ρ型的集电区，其被形成在漂移区的下侧； 多个沟槽，其从半导体基板的上表面起，贯穿发射区、体区以及中间区并到达漂移区； 栅电极，其被形成在沟槽内，并隔着绝缘膜而与发射区和中间区之间的体区对置， 所述绝缘栅双极性晶体管的制造方法包括： 在半导体基板的上表面上形成沟槽的工序； 在沟槽内形成绝缘膜的工序； 在形成绝缘膜之后，在沟槽内，以栅电极的上表面位于与沟槽的上端相比靠下侧的位 置处的方式形成栅电极的工序； 在栅电极上形成掩膜部件的工序，或以在栅电极上厚于其他区域的方式在半导体基板 上形成掩膜部件的工序； 在形成掩膜部件之后，从半导体基板的上表面侧将η型杂质注入至中间区的深度的工 序。
【文档编号】H01L29/739GK104115274SQ201280069700
【公开日】2014年10月22日 申请日期:2012年2月14日 优先权日:2012年2月14日
【发明者】加藤武宽, 大西徹 申请人:丰田自动车株式会社