硅穿孔的制造方法
【专利摘要】本发明涉及一种硅穿孔的制造方法，包含下列步骤。提供一衬底。在该衬底中形成一通孔，此通孔有至少为lμm的直径及至少为5μm的深度。利用第一蚀刻/沈积比来进行第一化学气相沈积处理，以在该通孔的底部与侧壁上以及该衬底的上表面上形成一介电层。利用第二蚀刻/沈积比来进行一形状修正处理，以改变该介电层的轮廓。重复该第一化学气相沈积处理与该形状修正处理至少一次，直到该介电层的厚度达到一预定值。
【专利说明】硅穿孔的制造方法
【技术领域】
[0001] 本发明涉及一种硅穿孔的制造方法。
【背景技术】
[0002] 为了节省宝贵的布局空间或是增加内联机的效率，可将多个集成电路（1C)芯片 堆栈在一起成为一个1C封装结构。为了达到此目的，可使用一种三维（3D)堆栈封装技 术来将复数集成电路芯片封装在一起。此种三维（3D)堆栈封装技术广泛地使用到硅穿孔 (TSV)。硅穿孔（TSV)是一种垂直导电通孔，其可以完全贯穿硅晶圆、硅板、任何材料所制成 之衬底或芯片。现今，3D集成电路（3DIC)被广用至许多的领域如内存堆栈、影像感测芯片 等。
[0003] 不论单一的晶体管或是单一的内联机，硅穿孔的体积是其一百倍或更大。由于此 种尺寸差异，不难想象，被设计用来制造传统集成电路的制造方法可能无法满足硅穿孔的 制造需求。因此需要针对硅穿孔来改造传统集成电路的制造方法，以无虞地制造硅穿孔以 及传统的集成电路。
【发明内容】
[0004] 本发明涉及一种硅穿孔的制造方法，以及下列步骤。提供一衬底。在该衬底中形 成一通孔，此通孔有至少为lym的直径及至少为5μπι的深度。利用第一蚀刻/沈积比来 进行第一化学气相沈积处理，以在该通孔的底部与侧壁上以及该衬底的上表面上形成一介 电层。利用第二蚀刻/沈积比来进行一形状修正处理，以改变该介电层的轮廓。重复该第 一化学气相沈积处理与该形状修正处理至少一次，直到该介电层的厚度达到一预定值。
【专利附图】
【附图说明】
[0005] 图1-6显示了根据本发明一实施例的硅穿孔（TSV)的制造方法。
【具体实施方式】
[0006] 下面将详细地说明本发明的较佳实施例，举凡本中所述的组件、组件子部、结构、 材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，这些实施例 当属本发明之范畴。在阅读了本发明后，熟知此项技艺者当能在不脱离本发明之精神和范 围内，对上述的组件、组件子部、结构、材料、配置等作些许之更动与润饰，因此本发明之专 利保护范围须视本权利要求书所附之权利要求所界定者为准，且这些改动与润饰当落在本 发明的权利要求内。
[0007] 本发明的实施例及图示众多，为了避免混淆，类似的组件系以相同或相似的标号 示之。图示意在传达本发明的概念及精神，故图中的所显示的距离、大小、比例、形状、连接 关系….等皆为示意而非实况，所有能以相同方式达到相同功能或结果的距离、大小、比例、 形状、连接关系….等皆可视为等效物而采用之。
[0008] 现在参考图1-6,其显示了根据本发明一实施例之硅穿孔（TSV)的制造方法。在 图1中，提供衬底100并从衬底的前侧在衬底100中形成未贯穿整合衬底的通孔150。衬底 100可以是硅基或绝缘层上覆硅衬底，或者衬底可包含浅沟渠隔离结构、被动组件如电阻、 各种掺杂区、冗余图案及选择性的主动组件（若依循通孔中间制造制程）。通孔150可藉由 微影制程与蚀刻所形成。通孔150系用来形成硅穿孔（TSV)。硅穿孔（在完成后）会贯穿 衬底100并物理上、电性上连接衬底100的前侧与背侧。硅穿孔（TSV)系用以将操作电压 VSS、VDD或操作讯号传递至形成在衬底100上的集成电路（未显示于图中），或者在不同的 芯片之间传递讯号及/或电压。相较于寻常的主动组件如晶体管，硅穿孔（TSV)具有微米 级的超大尺寸。在一实施例中，硅穿孔具有30 μ m的直径及100 μ m的深度。在另一实施例 中，硅穿孔具有10 μπι的直径及30 μπι的深度。在更另一实施例中，硅穿孔具有至少Ιμ-- 的直径如6 μ m及等于或大于5 μ m的深度如10 μ m。
[0009] 接着参考图2,在通孔150的侧壁与底部以及衬底100的前表面上形成介电层10。 可由使用第一蚀刻/沈积比的高密度电浆化学气相沈积（HDPCVD)制程形成介电层10至第 一厚度。介电层10可包含常用的介电材料二氧化硅及/或氮化硅。由化学气相沈积制程所 形成之膜层的阶梯覆盖度取决于到达角度以及在制程中所使用到之前驱物的表面迁移率。 基本上，较大的到达角度会导致较差的阶梯覆盖度，因此得到较差的厚度均匀度及顺形性。 由于通孔150的转角（衬底与垂直侧壁之交界处）具有最大的到达角度，故介电层10会在 通孔150的转角处形成悬突。
[0010] 接着参考图3,在介电层10上进行一形状修整处理500。此形状修整处理500可 以是具有第二蚀刻/沈积比的高密度电浆化学气相沈积（HDPCVD)制程，其中第一蚀刻/沈 积比小于第二蚀刻/沈积比。或者，此形状修整处理500可以是一物理溅射制程或蚀刻制 程。若此形状修整处理500是一 HDPCVD制程时，在此处理后介电层10的厚度会些微地增 力口，且此制程可与针对图2所述之HDPCVD于相同的处理室中原位进行。若此形状修整处理 500是一物理溅射制程或蚀刻制程，则在此处理后介电层10的厚度会些微地减少，且此制 程可与针对图2所述之HDPCVD在不同的处理室中进行或两制程以不破真空的方式于相同 的主机台架构中进行。值得一提的是，在物理溅射制程或蚀刻制程期间可使用不含氧的物 质来产生电浆或离子，使得曝露在电浆或离子中的介电层10的表面受到改质或改变而包 含来自电浆或离子中的某些原子。在一实施例中，在物理溅射制程或蚀刻制程期间可使用 含氟或含氮物质来产生电浆或离子，则曝露至此些电浆或离子之介电层10的表面会倾向 于包含氮或氟原子。例如，含氮物质可选自乂0、勵、队、順 3、即3与其任意组合，含氟物质可 选自CF4、CHF3、SF 6、CH2F2与其任意组合。除了含氮物质及/或含氟物质外，亦可在形状修 整处理500期间使用惰性气体如氩与氦来增加物理轰击的效果。在形状修整处理500后， 应该能改善或完全消除通孔150之转角处的介电层悬突，因此获得预定的介电层10'的平 整轮廓。
[0011] 如果未完全消除悬突，可将针对图2与图3所述的制程（即介电层形成制程及形 状修整处理）视为是一个循环而反复进行此循环，直到介电层10'的厚度到达介于至少 100nm至数百nm的预定目标值或完全消除悬突为止。藉由反复进行此循环（即介电层形成 制程及形状修整处理）数次，所获得的介电层10'在其厚度方向上会有氮或氟的分布界面。 相较于通孔150,悬突看似不大，但是在通孔150之转角处的悬突可能会在后续的材料填充 制程中引发空洞问题。在硅穿孔（TSV)中的空洞会变成可靠度的弱点进而造成电失效。
[0012] 现在参考图4,在介电层10'上形成一阻障/黏着/晶种层并在阻障/黏着/晶 种层上形成低电阻率材料填充通孔150。接着，进行一平坦化制程如一或多道的化学机械 研磨制程以移除多除的介电层10'、阻障/黏着/晶种层与低电阻率材料，形成全局平坦之 表面并形成平坦化的介电层10"、平坦化的阻障/黏着/晶种层20与平坦化的低电阻率材 料30。用以形成阻障/黏着/晶种层的制程系类似于用以形成介电层10的制程，但使用 物理气相沈积（PVD)制程而非使用化学气相沈积（CVD)制程。即，由下列方式来形成阻障 /黏着/晶种层：首先以不使用偏压的第一物理气相沈积制程来形成第一层的阻障/黏着 /晶种层；然后使用偏压的第二物理气相沈积制程来移除形成在通孔150的转角处的悬突， 在此步骤之后阻障/黏着/晶种层的厚度会稍微增加；及交替地重复第一与第二物理气相 沈积制程，直到阻障/黏着/晶种层达到其预定厚度或者完全移除悬突为止。应了解，阻障 /黏着/晶种层可包含数种不同的材料。因此，每一种材料可能会需要不同的靶材及独立 的物理气相沈积循环（即，形成阻障层所用的第一物理气相沈积制程形成阻障层所用的第 二物理气相沈积制程形成阻障层所用的第一物理气相沈积制程形成阻障层所用的第二 物理气相沈积制程形成阻障层所用的第一物理气相沈积制程；黏着层所用的第一物理气 相沈积制程黏着层所用的第二物理气相沈积制程黏着层所用的第一物理气相沈积制程 黏着层所用的第二物理气相沈积制程黏着层所用的第一物理气相沈积制程；晶种层所用的 第一物理气相沈积制程晶种层所用的第二物理气相沈积制程晶种层所用的第一物理气 相沈积制程晶种层所用的第二物理气相沈积制程）。低电阻率材料可藉由化学气相沈积制 程、电镀制程或旋涂制程所形成。阻障/黏着/晶种层可包含钽、氮化钽、钛、氮化钛、钨、氮 化钨、钥、锰、锰及其任意组合。低电阻率材料可包含钨、铜或铝。在一较佳实施例中，阻障 层为氮化钛及/或钛、晶种层为铜且低电阻率材料亦为铜。
[0013] 现在参考图5,在衬底100、平坦化的介电层10"、平坦化之阻障/黏着/晶种层20 与平坦化的低电阻率材料30上形成一装置/内联机层300。装置/内联机层300代表所有 选择性的主动组件、内联机介电层与接触栓（若采用通孔前置制程）、金属间介电层及所有 嵌于其中的内联机结构。
[0014] 现在参考图6,进行一背侧打磨/研磨/薄化制程以裸露低电阻率材料及阻障/ 黏着/晶种层并完成包含介电层10"'、阻障/黏着/晶种层20'与导电材料30'的硅穿孔 (TSV)1000。
[0015] 由本发明的方法所制造之硅穿孔1000不会苦于悬突所造成的空洞问题，因此其 可靠度可获得改善。
[0016] 上述实施例仅是为了方便说明而举例，虽遭所属【技术领域】的技术人员任意进行修 改，均不会脱离如权利要求书中所欲保护的范围。
【权利要求】
1. 一种硅穿孔的制造方法，包含下列步骤： 提供一衬底； 在该衬底中形成一通孔，此通孔有至少为1 μ m的直径及至少为5 μ m的深度； 利用第一蚀刻/沈积比来进行第一化学气相沈积处理，以在该通孔的底部与侧壁上以 及该衬底的上表面上形成一介电层； 利用第二蚀刻/沈积比来进行一形状修正处理，以改变该介电层的轮廓；及 重复该第一化学气相沈积处理与该形状修正处理至少一次，直到该介电层的厚度达到 一预定值。
2. 如权利要求1所述的硅穿孔的制造方法，其特征在于，该第一化学气相沈积处理是 高电浆密度化学气相沈积处理。
3. 如权利要求2所述的硅穿孔的制造方法。其特征在于，该形状修正处理是高电浆密 度化学气相沈积处理。
4. 如权利要求3所述的硅穿孔的制造方法，其特征在于，该第一化学气相沈积处理与 该形状修正处理是原位（in-situly)进行。
5. 如权利要求2所述的硅穿孔的制造方法，其特征在于，该形状修正处理是溅镀处理 或蚀刻处埋。
6. 如权利要求5所述的硅穿孔的制造方法，其特征在于，该第一化学气相沈积处理与 该形状修正处理是异位（eX-situly)进行。
7. 如权利要求5所述的硅穿孔的制造方法。其特征在于，该第一化学气相沈积处理与 该形状修正处理是以不破真空的方式来进行。
8. 如权利要求1所述的硅穿孔的制造方法，更包含： 在重复该第一化学气相沈积处理与该形状修正处理至少一次之后，藉由不使用偏压的 第一物理气相沈积处理与使用偏压的第二物理气相沈积处理来在该介电层上形成一阻障 层。
9. 如权利要求1所述的硅穿孔的制造方法，更包含： 在重复该第一化学气相沈积处理与该形状修正处理至少一次之后，藉由不使用偏压的 第一物理气相沈积处理与使用偏压的第二物理气相沈积处理来形成一品种层。
10. 如权利要求1所述的硅穿孔的制造方法，更包含： 在重复该第一化学气相沈积处理与该形状修正处理至少一次之后，形成一低电阻率材 料填充该通孔。
【文档编号】H01L21/768GK104124200SQ201310153051
【公开日】2014年10月29日 申请日期:2013年4月27日 优先权日:2013年4月27日
【发明者】黄昭元, 何岳风, 杨名声, 陈辉煌 申请人:艾芬维顾问股份有限公司