半导体装置及用以制造半导体装置的方法
【专利摘要】本发明是有关于一种半导体装置及用以制造半导体装置的方法。其中半导体装置具有阻隔半导体层，用以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。阻隔半导体层可以具有较细或较小尺寸的晶粒及/或较低浓度的掺杂物，以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。
【专利说明】半导体装置及用以制造半导体装置的方法
【技术领域】
[0001]本发明涉及一种半导体装置，特别是涉及一种用以抑制植入物渗透的多层多晶硅的半导体装置及用以制造半导体装置的方法。
【背景技术】
[0002]植入物使用于半导体装置的制造中，而作为掺杂物。举例来说，硼通常植入半导体装置的不同层作为掺杂物。硼通常渗透至半导体装置的浮动栅，结果造成一连串问题，包括但不限于临界电压偏移于半导体装置的元件内，而降低装置可靠度。因此，抑制植入物渗透至半导体装置的浮动栅是需要的。
[0003]由此可见，上述现有的半导体装置及用以制造半导体装置的方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置及用以制造半导体装置的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
【发明内容】
[0004]本发明的目的在于，克服现有的半导体装置及用以制造半导体装置的方法存在的缺陷，而提供一种新的半导体装置及用以制造半导体装置的方法，所要解决的技术问题是使其可以抑制植入物渗透至半导体装置的浮动栅，非常适于实用。
[0005]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置，可以包括一阻隔半导体层及一第一多晶硅层。阻隔半导体层具有第一浓度的第一掺杂物及第二掺杂物。第一多晶娃层设置于阻隔半导体层上。第一多晶娃层可以包括第二浓度的第一掺杂物，且第一浓度少于第二浓度。
[0006]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0007]前述的半导体装置，其中该第一浓度少于lE17atom/cm3，且其中该第二浓度实质上介于1E22至lE17atom/cm3的范围内。
[0008]前述的半导体装置，其中该阻隔半导体层实质上具有300A的深度，以及该第一多晶硅层实质上具有2 00 OA的深度。
[0009]前述的半导体装置，还包括:一第二多晶硅层；以及一介电层，该介电层设置于该第二多晶硅层上，其中该阻隔半导体层设置于该介电层之上。
[0010]前述的半导体装置，其中该第一掺杂物渗透至该第二多晶硅层中的浓度介于1E15 ?lE18atom/cm3 的范围内。
[0011]前述的半导体装置，其中该第一多晶硅层为一控制栅，该第二多晶硅层为一浮动栅。[0012]前述的半导体装置，其中该第一掺杂物为硼(boron)及该第二掺杂物为碳(carbon)ο
[0013]前述的半导体装置，其中该介电层为一氧化层。
[0014]前述的半导体装置，其中该介电层为一氧化物-氮化物-氧化物层(oxide-nitride-oxide layer)。
[0015]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置，可以包括一阻隔半导体层。阻隔半导体层具有第一尺寸范围的晶粒。半导体装置可以还包括一第一多晶硅层，第一多晶硅层设置于阻隔半导体层上。第一多晶硅层可以具有第二尺寸范围的晶粒。第一尺寸范围的晶粒小于第二尺寸范围的晶粒。
[0016]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0017]前述的半导体装置，其中该第一尺寸范围少于5纳米。
[0018]前述的半导体装置，其中该第二尺寸范围为10至20纳米。
[0019]前述的半导体装置，还包括:一第二多晶硅层；以及一介电层，该介电层设置于该第二多晶硅层之上，其中该阻隔半导体层设置于介电层之上。
[0020]前述的半导体装置，其中该第一多晶硅层为一控制栅，该第二多晶硅层为一浮动栅。
[0021]前述的半导体装置，其中该介电层为一氧化层。
[0022]前述的半导体装置，其中该介电层为一氧化物-氮化物-氧化物叠层(oxide-nitride-oxide laminated layer)。
[0023]前述的半导体装置，其中阻隔半导体层可以包括第一及第二掺杂物。第一掺杂物具有第一浓度，第一多晶硅层包括第二浓度的第一掺杂物。第一浓度少于第二浓度。
[0024]前述的半导体装置,其中该第一掺杂物为硼，该第二掺杂物为碳。
[0025]前述的半导体装置，其中该阻隔半导体层包括一炉管非结晶多晶硅(furnacetype amorphous polysilicon)、 一 炉管结晶多晶娃(furnace type crystallinepolysilicon)、一单晶圆非结晶多晶娃(single wafer amorphous polysilicon)及一单晶圆结晶多晶娃(single wafer amorphous polysilicon)的其中之一。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种用以制造半导体装置的方法。此方法可以包括以下步骤。提供阻隔半导体层，阻隔半导体层包括第一尺寸范围的晶粒。设置一第一多晶硅层于阻隔半导体层上方，第一多晶硅层具有第二尺寸范围的晶粒。植入植入物于半导体装置。阻隔半导体层可以将植入物进入半导体装置的第二多晶硅层的渗透率降至最低。
[0026]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0027]前述的用以制造半导体装置的方法，其中第一尺寸范围的晶粒可以小于第二尺寸范围的晶粒。
[0028]前述的用以制造半导体装置的方法，其中该第一尺寸范围少于5纳米，且该第二尺寸范围为10至20纳米。
[0029]前述的用以制造半导体装置的方法，其中该阻隔半导体层及该第一多晶硅层的介面更用以将该第二多晶硅层的该植入物渗透降至最低。
[0030]前述的用以制造半导体装置的方法，其中该植入物渗透至该第二多晶硅层的浓度实质上介于1E15至lE18atom/cm3的范围内。
[0031]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明抑制植入物渗透之多层多晶硅至少具有下列优点及有益效果:本发明可以抑制植入物渗透至半导体装置的浮动栅。
[0032]综上所述，本发明是有关于一种半导体装置及用以制造半导体装置的方法。其中半导体装置具有阻隔半导体层，用以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。阻隔半导体层可以具有较细或较小尺寸的晶粒及/或较低浓度的掺杂物，以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0033]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0034]图1是绘示本发明揭示的半导体装置的剖面图。
[0035]图2是绘示本发明揭示的另一半导体装置的剖面图。
[0036]图3A、图3B及图3C分别是绘示本发明揭示的半导体装置的不同实施例的示意图。
[0037]图4是绘示本发明揭示的硼渗透的数据图。
[0038]100、200、300、320、340:半导体装置
[0039]102、202、302、322、342:第二多晶硅层
[0040]103:基板
[0041]104:第二介电层
[0042]105:第一介电层
[0043]106、206、326、346:阻隔半导体层
[0044]107:介面
[0045]108、208、308、328、348:第一多晶硅层
[0046]204:0N0 层
[0047]304、324、344:介电层
[0048]310,330,350:植入物
[0049]400:数据图
[0050]401、403、405:关系曲线
[0051]407:曲线
【具体实施方式】
[0052]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的抑制植入物渗透之多层多晶硅其【具体实施方式】、结构、方法、步骤、特征及其功效，详细说明如后。
[0053]有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0054]图1是绘示本发明揭示的半导体装置100的示意图。本发明揭示的半导体装置100可以包括一基板103、第一介电层105、第二多晶娃层102、第二介电层104、阻隔半导体层106及第一多晶硅层108。在一实施例中，第一介电层105可以是一氧化层。在半导体装置100操作期间，电荷通道贯穿氧化层。第一多晶硅层108可以是一控制栅结构，第二多晶娃层102可以是一浮动栅结构。阻隔半导体层106可以是一多晶娃层。第二介电层104可以包括一氧化层或一 ONO叠层。第二介电层104设置于第二多晶娃层102上方，阻隔半导体层106设置于第二介电层104上方。阻隔半导体层106可以使植入物渗透至第二多晶硅层102的渗透率降至最低。
[0055]一般来说，阻隔半导体层106将植入物降至最低或实质上避免植入物渗透进入半导体装置100的阻隔半导体层106的下方。阻隔半导体层106可以使用于应抑制植入物扩散的任何情况下，特别是当植入物是具有相对较小原子量的元素时，例如:磷或硼。举例来说，当植入物被植入于控制栅时，可以用阻隔半导体层106将植入物的渗透降至最低或实质上避免渗透于η-位元记忆单元(n-bit memory cell)中。
[0056]另一实施例，阻隔半导体层106可以包括数层结构，以更能将掺杂物的渗透降至最低或避免渗透进入阻隔半导体层106的下方。
[0057]阻隔半导体层106可以是不同型态的多晶硅。举例来说，阻隔半导体层106可以是炉管型(furnace-type)或单一晶圆型(single wafer)的多晶娃。如另一实施例，阻隔半导体层106可以是未掺杂或已掺杂碳的多晶娃。如再一实施例，阻隔半导体层106可以是非结晶多晶硅或结晶多晶硅。因此，对于阻隔半导体层106多变化的组合是可能的，包括并不限于炉管未惨杂非结晶多晶娃(furnace type, un-doped amorphous polysilicon)、炉管未惨杂结晶多晶娃(furnace type, un-doped crystalline polysilicon)、单一晶圆未惨杂非结晶多晶娃(single wafer, un-doped amorphous polysilicon)、单一晶圆未惨杂结晶多晶娃(single wafer, un-doped crystalline polysilicon)及单一晶圆碳掺杂非结晶多晶娃(single wafer, carbon-doped amorphous polysilicon)。
[0058]炉管未掺杂非结晶多晶硅可以由大约520°C温度的炉管所制成。炉管未掺杂结晶多晶硅可以由大约620°C温度的炉管所制成。
[0059]在一实施例中，阻隔半导体层106包括第一掺杂物及第二掺杂物。第一掺杂物具有第一浓度。第一多晶硅层108包括第二浓度的第一掺杂物。第一浓度大约少于lE17atom/cm3。第二浓度实质上介于1E22至lE17atom/cm3的范围内。
[0060]在一实施例中，阻隔半导体层106具有大约300A的深度，第一多晶娃层108具有大约2 _ GA的深度，及第二介电层104具有大约100 OA的深度。
[0061]在一实施例中，植入物为硼，且硼渗透进入半导体装置的浮动栅中是介于1E15?lE18atom/cm3 的范围内。
[0062]在阻隔半导体层106及第一多晶娃层108间定义一介面(interface) 107,其可以将渗透进入半导体装置100的第二多晶硅层102的硼降至最低。
[0063]将植入物降至最低或实质上避免渗透进半导体装置的第二多晶硅层102，是用以最小化或避免半导体装置100不想要的临界电压偏移。
[0064]在另一实施例中，阻隔半导体层106具有第一尺寸范围的多晶硅晶粒，且第一多晶娃层108具有第二尺寸范围的多晶娃晶粒。在一实施例中，第一尺寸范围的多晶娃晶粒约少于5纳米。第一尺寸范围的多晶硅晶粒约10到20纳米。
[0065]在一示范性实施例中，第一尺寸范围的多晶硅晶粒小于第二尺寸范围多晶硅晶粒。这样可以让植入物110渗透入浮动栅102的量降至最低。在一实施例中，介于阻隔半导体层106及第一多晶硅层108间的界面更可以将渗透入第二多晶硅层102的植入物降至最低。
[0066]此外，具有第一尺寸范围的晶粒的阻隔半导体层106可以使多晶硅更多的完整填充于半导体装置100的凹沟中，以实质上消除凹 沟中的空隙。
[0067]在另一实施例中，阻隔半导体层106可以包括第一掺杂物及第二掺杂物，且具有第一尺寸范围的多晶娃晶粒。第一掺杂物具有第一浓度。第一多晶娃层108可以具有第二浓度的第一掺杂物，且具有第二尺寸范围的多晶硅晶粒。
[0068]图2是绘示本发明揭示的另一半导体装置200的剖面图。本发明揭示的另一半导体装置200包括第一多晶娃层208及一阻隔半导体层206。在一实施例中，第一多晶娃层208为一控制栅结构。半导体装置200可以还包括第二多晶硅层202。第二多晶硅层202可以是浮动栅结构。阻隔半导体层206可用以将植入物(例如硼)渗透入第二多晶硅层202降至最低。半导体装置200可以还包括ONO层204，ONO层204设置于第二多晶硅层202与阻隔半导体层206之间。
[0069]图3A、图3B及图3C分别是绘示本发明揭示的半导体装置300、320、340的不同实施例的示意图。首先请参阅图3A所示，半导体装置300包括一第二多晶硅层302、介电层304及第一多晶娃层308。第一多晶娃层308具有大约的深度，介电层304具有大
约100OA的深度。植入物310被植入于半导体装置300中。
[0070]现在请参阅图3Β所示，半导体装置320包括第二多晶硅层322、介电层324、阻隔半导体层326及第一多晶硅层328。在一实施例中，阻隔半导体层326由二硅乙烷(Si2H6)及硅烷(SiH4)所制成。第一多晶硅层328具有大约2000Λ的深度，阻隔半导体层326具
有大约300Α的深度，介电层324具有大约IGO0Λ的深度。因此，在图3Β中半导体装置
320的介电层324、阻隔半导体层326及第一多晶硅层328的总深度可比拟为在图3Α中半导体装置300的介电层304及第一多晶硅层308的总深度。再请参阅图3Β所示，植入物330植入于半导体装置320中。
[0071]现在请参阅图3C所示，半导体装置340包括第二多晶硅层342、介电层344、阻隔半导体层346及第一多晶娃层348。在一实施例中，阻隔半导体层346由二娃乙烧(Si2H6)及C2H4-SiH4所制成。第一多晶硅层348具有大约2000Λ的深度，阻隔半导体层346具大约
3?{)Α的深度，介电层344具有大约IGGGA的深度。因此，在第3C图中半导体装置340
的介电层344、阻隔半导体层346及第一多晶硅层348的总深度可比拟为在图3A中半导体装置300的介电层304及第一多晶硅层308的总深度，以及图3B中半导体装置320的介电层324、阻隔半导体层326及第一多晶硅层328的总深度。再请参阅图3C所示，植入物350植入于半导体装置340中。
[0072]图4是绘示本发明揭示的硼渗透的数据图400，其绘示了上述有关于图3A、图3B及图3C实施例中的植入物的渗透。使用的植入物为硼。植入物的浓度(atoms/cm3)是以与半导体装置的深度(纳米)的关系绘示出来。如图3A所示，关系曲线401 (案例3)对应于半导体装置300，其没有阻隔半导体层。如图3C所示，关系曲线403 (案例I)对应于半导体装置340。曲线407 (案例I)也绘示了半导体装置340在阻隔半导体层中的碳浓度的高点。如图3B所示，关系曲线405 (案例2)对应于半导体装置320。图4中绘示了包括阻隔半导体层326、346 (如图3B及图3C中所绘示)的半导体装置320、340，半导体装置320、340在较大深度之处有实质上低浓度的植入物。因此，植入物(例如硼)的渗透可以实质上藉由阻隔半导体层(例如Si2H6及SiH4;或Si2H6及C2H4-SiH4)所阻隔。
[0073]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种半导体装置，其特征在于其包括: 一阻隔半导体层，该阻隔半导体层包括一第一浓度的一第一掺杂物及一第二掺杂物；以及 一第一多晶娃层，该第一多晶娃层设置于该阻隔半导体层上，该第一多晶娃层包括一第二浓度的该第一掺杂物，其中该第一浓度少于该第二浓度。
2.根据权利要求1所述的半导体装置，其特征在于其中该第一浓度少于lE17atom/cm3,且其中该第二浓度介于1E22至lE17atom/cm3的范围内。
3.根据权利要求1所述的半导体装置，其特征在于其中该阻隔半导体层具有300A的深度，以及该第一多晶硅层具有2000Α的深度。
4.根据权利要求1所述的半导体装置，其特征在于其还包括: 一第二多晶娃层；以及 一介电层，该介电层设置于该第二多晶硅层上，其中该阻隔半导体层设置于该介电层之上。
5.根据权利要求4所述的半导体装置，其特征在于其中该第一掺杂物渗透至该第二多晶硅层中的浓度介于1Ε15~lE18atom/cm3的范围内。
6.根据权利要求4所述的半导体装置，其特征在于其中该第一多晶硅层为一控制栅，该第二多晶硅层为一浮动栅。
7.根据权利要求1所述的半导体装置，其特征在于其中该第一掺杂物为硼及该第二掺杂物为碳。
8.根据权利要求4所述的半导体装置，其特征在于其中该介电层为一氧化层。
9.根据权利要求4所述的半导体装置，其特征在于其中该介电层为一氧化物-氮化物-氧化物层。
10.一种半导体装置，其特征在于其包括: 一阻隔半导体层，该阻隔半导体层包括一第一尺寸范围的晶粒；以及 一第一多晶娃层，该第一多晶娃层设置于该阻隔半导体层上，该第一多晶娃层包括一第二尺寸范围的晶粒； 其中该第一尺寸范围的晶粒小于该第二尺寸范围的晶粒。
11.根据权利要求10所述的半导体装置，其特征在于其中该第一尺寸范围少于5纳米。
12.根据权利要求10所述的半导体装置，其特征在于其中该第二尺寸范围为10至20纳米。
13.根据权利要求10所述的半导体装置，其特征在于其还包括: 一第二多晶娃层；以及 一介电层，该介电层设置于该第二多晶硅层之上，其中该阻隔半导体层设置于介电层之上。
14.根据权利要求13所述的半导体装置，其特征在于其中该第一多晶硅层为一控制栅，该第二多晶硅层为一浮动栅。
15.根据权利要求13所述的半导体装置，其特征在于其中该介电层为一氧化层。
16.根据权利要求13所述的半导体装置，其特征在于其中该介电层为一氧化物-氮化物-氧化物叠层。
17.根据权利要求10所述的半导体装置，其特征在于其中该阻隔半导体层包括一第一及一第二掺杂物，该第一掺杂物具有一第一浓度，该第一多晶硅层包括一第二浓度的该第一掺杂物，且该第一浓度少于该第二浓度。
18.根据权利要求17所述的半导体装置，其特征在于其中该第一掺杂物为硼，该第二掺杂物为碳。
19.根据权利要求10所述的半导体装置，其特征在于其中该阻隔半导体层包括一炉管非结晶多晶娃、一炉管结晶多晶娃、一单晶圆非结晶多晶娃及一单晶圆结晶多晶娃的其中之一 O
20.一种用以制造半导体装置的方法，其特征在于其包括以下步骤: 提供一阻隔半导体层，该阻隔半导体层具有一第一尺寸范围的晶粒； 设置一第一多晶娃层于该阻隔半导体层之上，该第一多晶娃层具有一第二尺寸范围的晶粒；以及 植入一植入物于该半导体装置，其中该阻隔半导体层将该植入物渗透于该半导体装置的一第二多晶硅层的渗 透率降至最低。
21.根据权利要求20所述的用以制造半导体装置的方法，其特征在于其中该第一尺寸范围的晶粒小于该第二尺寸范围的晶粒。
22.根据权利要求20所述的用以制造半导体装置的方法，其特征在于其中该第一尺寸范围少于5纳米，且该第二尺寸范围为10至20纳米。
23.根据权利要求20所述的用以制造半导体装置的方法，其特征在于其中该阻隔半导体层及该第一多晶硅层的介面更用以将该第二多晶硅层的该植入物渗透降至最低。
24.根据权利要求20所述的用以制造半导体装置的方法，其特征在于其中该植入物渗透至该第二多晶硅层的浓度介于1E15至lE18atom/cm3的范围内。
【文档编号】H01L21/22GK103972275SQ201310037498
【公开日】2014年8月6日 申请日期:2013年1月30日 优先权日:2013年1月30日
【发明者】江圳陵 申请人:旺宏电子股份有限公司