鳍式场效应晶体管的形成方法与流程

本发明涉及半导体制造领域，特别涉及一种鳍式场效应晶体管的形成方法。

背景技术：
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（FinFET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。在鳍式场效应晶体管的制备过程中，通常会形成嵌入式源区和漏区（Embeddedsource/drain）。请参考图1，图1为现有技术形成的鳍式场效应晶体管的剖面结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的凸起的鳍部102；位于所述半导体衬底100表面且覆盖部分所述鳍部102侧壁的隔离层101；位于所述鳍部102内的源/漏区103；位于所述源/漏区103上的嵌入式源/漏区104。所述嵌入式源/漏区104通常用于在所述鳍式场效应晶体管的沟道区域引入应力，提高载流子迁移率以及用于增大源/漏区103的体积，有利于后续源/漏区金属插塞的形成。所述嵌入式源/漏区104通常采用选择性外延工艺形成，但由于在外延工艺中，半导体材料在不同晶面上的生长速度不同，例如硅材料在（111）晶面的生长速度小于其他晶面的生长速度，造成后续形成的嵌入式源/漏区104的形状与源/漏区103的矩形形状不同，例如图1中的嵌入式源/漏区104剖面为菱形。请参考图2，随着半导体工艺尺寸的减小，鳍式场效应晶体管中两个鳍部102之间的距离越来越近，且嵌入式源/漏区104的形状不规则，有可能导致位于相邻鳍部102上的嵌入式源/漏区104发生桥接，形成接触区域105，造成漏电流。因此现有技术的两个相邻鳍式场效应晶体管的嵌入式源/漏区之间容易接触，造成漏电流。其他有关鳍式场效应晶体管嵌入式源区和漏区的形成方法还可以参考公开号为US2012171832A1的美国专利申请。

技术实现要素：
本发明解决的问题是防止两相邻鳍部之间的嵌入式源/漏区发生桥接。为解决上述问题，本发明技术方案提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有相邻的至少两个凸起的鳍部，横跨所述鳍部顶部和侧壁表面的栅极结构，位于栅极结构两侧的鳍部内的源/漏区；在所述源/漏区上选择性外延形成半导体层，所述半导体层覆盖鳍部的部分侧壁和顶部表面，所述半导体层的位于鳍部顶部上方的部分具有凸起，半导体层的位于鳍部两侧的部分具有棱角；形成覆盖所述半导体衬底、鳍部和半导体层表面的牺牲层，回刻蚀所述牺牲层，暴露出半导体层的部分表面；在所述半导体层暴露的表面上形成掩膜层；以所述掩膜层为掩膜，刻蚀去除部分牺牲层和半导体层的棱角。可选的，所述鳍式场效应晶体管为P型鳍式场效应晶体管，所述半导体层的材料为硅锗或硅。可选的，所述鳍式场效应晶体管为N型鳍式场效应晶体管，所述半导体层的材料为碳化硅或硅。可选的，所述牺牲层的材料为氧化硅、氮化硅、底部抗反射涂层、低K 介电材料或高分子聚合物。可选的，在回刻蚀所述牺牲层之前，平坦化所述牺牲层。可选的，回刻蚀后的牺牲层的表面高于半导体层的棱角。可选的，其特征在于，所述掩膜层的材料为金属硅化物。可选的，所述金属硅化物为硅化镍或硅化钴。可选的，所述金属硅化物掩膜层的形成工艺为：形成覆盖所述回刻蚀后的牺牲层和暴露的半导体层表面的金属层；对所述金属层进行退火，金属层中的金属与半导体层中的硅反应，形成金属硅化物；去除牺牲层上未反应的金属层。可选的，所述金属层的厚度为50～200埃。可选的，所述退火的温度为400～600摄氏度，退火的时间为10分钟～2小时。可选的，所述掩膜层的材料为Si、W、CoWP、CoMoP或NiMoP。可选的，所述掩膜层的材料为Si时，所述掩膜层的形成工艺为选择性外延；所述掩膜层的材料为W时，所述掩膜层的形成工艺为选择性等离子体增强化学气相沉积；所述掩膜层的材料为CoWP、CoMoP或NiMoP时，所述掩膜层的形成工艺为选择性化学镀。可选的，刻蚀去除部分牺牲层和半导体层的棱角的工艺为等离子体刻蚀工艺。可选的，所述掩膜层材料为金属硅化物、W、CoWP、CoMoP或NiMoP时，所述等离子体刻蚀工艺采用的气体为Cl2或HBr，源功率为400～1500瓦，偏置功率为0～200瓦；所述掩膜层材料为Si时，所述等离子体刻蚀工艺采用的气体为HCl，温度为150～250摄氏度。可选的，刻蚀去除部分牺牲层和半导体层的棱角的工艺为湿法刻蚀工艺。可选的，所述湿法刻蚀工艺采用的刻蚀溶液为TMAH，TMAH的质量百分比浓度为2%～20%。可选的，去除半导体层的棱角后，所述半导体层的侧壁的晶面为（110）、半导体层的上倾斜表面的晶面为（111）、半导体层（110）的下倾斜表面的晶面为（111）。可选的，所述半导体衬底上还形成隔离层，隔离层的表面低于鳍部的顶部表面，所述栅极结构部分位于隔离层上。可选的，所述隔离层的材料为氧化硅、氮化硅或氮氧化硅。与现有技术相比，本发明技术方案具有以下优点：在所述源/漏区上选择性外延形成半导体层后，然后形成覆盖所述半导体衬底、鳍部和半导体层的形成牺牲层，回刻蚀所述牺牲层，暴露出半导体层的部分表面，接着在所述半导体层暴露的部分表面上形成掩膜层，以所述掩膜层为掩膜，刻蚀去除部分牺牲层和半导体层的棱角。形成牺牲层，通过回刻蚀牺牲层，曝露出半导体层的部分表面，容易在半导体层暴露的表面上形成掩膜层，以掩膜层为掩膜，可以比较方便的去除半导体层的棱角部分，从而增大了两个半导体层之间的间距，防止相邻鳍部上形成的半导体层发生桥接现象。进一步，回刻蚀所述牺牲层之前，需要采用化学机械研磨平坦化所述牺牲层，然后再回刻蚀平坦化后的牺牲层，使得回刻蚀后剩余的牺牲层具有较好的表面平整度，并且相邻鳍部之间剩余的牺牲层暴露的半导体层的凸起31的面积或者覆盖的棱角的面积基本相等，有利于后续在暴露的半导体层上形成的掩膜层的面积和位置基本相同，当以掩膜层为掩膜去除半导体层的棱角后，使得相邻鳍部的侧壁上剩余的半导体层的厚度相等，有利于提高鳍式场 效应晶体管的稳定性。进一步，所述掩膜层的材料为金属硅化物，所述金属硅化物可以为硅化镍或硅化钴，掩膜层的材料为金属硅化物不仅可以作为后续刻蚀半导体层的棱角时的掩膜，所述掩膜层还可以作为形成的鳍式场效应晶体管的金属硅化物接触区，即后续无需再进行金属硅化物工艺，节省了工艺步骤，并且，采用自对准工艺形成金属硅化物掩膜层，使得形成的金属硅化物掩膜层的位置较为精确，有利于后续准确的去除相邻的半导体层上的棱角。附图说明图1～图2为现有技术鳍式场效应晶体管形成过程的剖面结构示意图；图3～图8为本发明实施例鳍式场效应晶体管形成过程的结构示意图。具体实施方式由背景技术可知，现有技术形成具有嵌入式源区和漏区的鳍式场效应晶体管时，相邻两个鳍式场效应晶体管的嵌入式源/漏区之间容易接触，产生漏电流。本发明的发明人通过研究现有技术形成鳍式场效应晶体管的嵌入式源区和漏区的工艺，发现现有技术相邻两个鳍式场效应晶体管的嵌入式源/漏区之间之所以容易接触，是由于在形成外延层时，半导体材料在不同晶面的生长速度不同，造成所形成的外延层形状不规则，具有棱角和凸出的尖端。为解决上述问题，本发明的发明人提供了一种鳍式场效应晶体管的形成方法，在所述源/漏区上选择性外延形成半导体层后，然后形成覆盖所述半导体衬底、鳍部和半导体层的形成牺牲层，回刻蚀所述牺牲层，暴露出半导体层的部分表面，接着在所述半导体层暴露的部分表面上形成掩膜层，以所述掩膜层为掩膜，刻蚀去除部分牺牲层和半导体层的棱角。形成牺牲层，通过回刻蚀牺牲层，曝露出半导体层的部分表面，容易在半导体层暴露的表面上形 成掩膜层，以掩膜层为掩膜，可以比较方便的去除半导体层的棱角部分，从而增大了两个半导体层之间的间距，防止相邻鳍部上形成的半导体层发生桥接现象。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图3～图8为本发明实施例鳍式场效应晶体管形成过程的结构示意图，其中图3立体结构示意图，图4～图8为图3沿切割线AB方向的剖面结构示意图。首先，参考图3，提供半导体衬底300，所述半导体衬底300上具有相邻的至少两个凸起的鳍部301；形成横跨所述鳍部301顶部和侧壁表面的栅极结构303；在所述栅极结构303两侧的鳍部301内形成源/漏区306。所述半导体衬底300可以是硅或者绝缘体上硅（SOI），所述半导体衬底300也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底300的材料为硅。所述半导体衬底300表面具有凸起的鳍部301，所述鳍部301通过刻蚀半导体衬底300形成，在本发明的其他实施例中，所述鳍部301通过外延工艺形成。所述鳍部301中根据形成的鳍式场效应晶体管的类型不同掺杂有不同类型的杂质离子，当形成的鳍式场效应晶体管为P型鳍式场效应晶体管时，鳍部301中掺杂有N型杂质离子；当形成的鳍式场效应晶体管为N型鳍式场效应晶体管时，鳍部301中掺杂有P型杂质离子。本实施例中，以两个鳍部301作为示例，两个鳍部301分别为两个鳍式场效应晶体管的鳍部，两个鳍部 上分别形成栅极结构；在本发明的其他实施例中，所述两个鳍部301为一个多鳍部场效应晶体管（Multiple-FINFET）的两个字鳍部，两个鳍部301上形成一个横跨两者的栅极结构。本实施例中，所述半导体衬底300上还形成有隔离结构302，所述隔离结构302的表面低于鳍部301的顶部表面，所述隔离结构302用于电学隔离相邻的鳍部301，所述隔离结构302的材料为氧化硅、氮化硅或氮氧化硅，本实施例中所述隔离结构302的材料为氧化硅。隔离结构302形成的具体过程为：首先形成覆盖所述半导体衬底300和鳍部301的隔离材料层；然后采用化学机械研磨工艺平坦化所述隔离材料层，以鳍部301的顶部表面为停止层；接着刻蚀所述剩余的隔离材料层，形成隔离结构302，所述隔离结构302的表面低于鳍部301的顶部表面。所述栅极结构302覆盖所述鳍部301的顶部和部分侧壁的表面，所述栅极结构302包括：位于所述鳍部301的顶部和部分侧壁的上栅介质层（未示出）、位于栅介质层表面的栅电极层（未示出）以及位于所述栅电极层和栅介质层两侧的侧墙（未示出），所述侧墙在后续的工艺步骤中起到保护所述栅介质层和栅电极层的作用。本实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅，所述侧墙的材料为氧化硅。在本发明的其他实施例中，所述栅介质层的材料为高介电常数材料，例如可以为HfO2，HfSiO，HfSiON，HfTaO，HfZrO，Al2O3和ZrO2中的一种或几种，所述栅电极的材料为金属，例如可以为Al，Cu，Ti。接着，参考图4，在所述源/漏区306上选择性外延形成半导体层303，所述半导体层303覆盖鳍部301（源/漏区306）的部分侧壁和顶部表面，所述半导体层303的位于鳍部301顶部上方的部分具有凸起31，半导体层303的位于鳍部301两侧的部分具有棱角32。在本实施例中，所述形成的鳍式场效应晶体管为P型鳍式场效应晶体管，所述半导体层303的材料为硅或者锗硅，所述的硅材料或者锗硅材料中掺杂有P型杂质。当所述半导体层303的材料为硅时，使得源/漏区306体积较大，当后续在源区/漏区306上形成金属硅化物接触区时，提供足够的硅源，防止由于鳍部301的体积过小导致金属插塞与源/漏区306的接触不良。当所述半导体层303的材料为锗硅时，形成的半导体层303不仅有利于后续源/漏区306上金属硅化物接触区的形成，还由于锗硅材料的晶格常数大于硅材料的晶格常数，可以在PMOS鳍式场效应晶体管的沟道区域引入压缩应力，提高空穴迁移率。在其他实施例中，所述形成的鳍式场效应晶体管为N型鳍式场效应晶体管，所述半导体层303的材料为硅或者碳化硅，所述的硅或者碳化硅材料掺杂有N型杂质。当所述半导体层303的材料为硅时，使得源/漏区306体积较大，当后续在源区/漏区306上形成金属硅化物接触区时，提供足够的硅源，防止由于鳍部301的体积过小导致金属插塞与源/漏区306的接触不良。当所述半导体层303的材料为碳化硅时，形成的半导体层303不仅有利于后续源/漏区303上金属硅化物接触区的形成，还由于碳化硅材料的晶格常数小于硅材料的晶格常数，可以在NMOS鳍式场效应晶体管的沟道区域引入拉伸应力，提高电子迁移率。在其他实施例中，在所述源/漏区306上形成半导体层303前，刻蚀部分的所述源/漏区306，然后，在刻蚀去除了部分的源/漏区306形成半导体层303，使得半导体层303与鳍式场效应晶体管的沟道区域更接近，可以进一步提高半导体层303在沟道区域引入的应力强度。本实施例中，形成所述半导体层303的外延工艺为分子束外延，在半导体外延过程中，由于半导体材料在不同晶面的生长速度不同，会造成所形成的半导体层303形状不规则，具有凸起31和棱角32。例如，本实施例中所述 半导体衬底300具有（100）晶面，所述鳍部301垂直于半导体衬底300的表面，沿<110>晶向延伸。所述半导体层303的（111）晶面33的生长速度较慢，导致在半导体层303表面形成凸起31和棱角32。由于现有半导体工艺尺寸的不断减小，在相邻鳍部301的源/漏区306上形成半导体层303时，容易使得两相邻的半导体层303的棱角32相互接触，从而产生漏电流，因此，半导体层303的棱角32需要在后续工艺中去除。接着，请参考图5，形成覆盖所述半导体衬底300、鳍部301和半导体层303表面的牺牲层304，回刻蚀所述牺牲层304，暴露出半导体层303的部分表面，回刻蚀后剩余的牺牲层304的表面要高于棱角32，且剩余的牺牲层304表面低于鳍部301的侧壁沿高度方向的延伸线与半导体层303的接触点H。所述牺牲层304的材料与半导体层303和隔离层302的材料不相同，所述牺牲层304的材料为氧化硅、氮化硅、底部抗反射涂层、低K介电材料或高分子聚合物。本实施例中，所述牺牲层304的材料为底部抗反射涂层（BARC），底部抗反射涂层（BARC）具有较好的填孔能力，并且采用旋涂工艺形成的牺牲层304具有良好的表面平整度，进行回刻蚀工艺后，使得剩余的牺牲层304具有较好的表面平整度，并且相邻鳍部301之间剩余的牺牲层304暴露的半导体层303的凸起31的面积或者覆盖的棱角32的面积基本相等，使得后续在暴露的半导体层303上采用自对准工艺形成的掩膜层的面积和位置基本相同，当以掩膜层为掩膜去除半导体层303的棱角32后，使得相邻鳍部301的侧壁上剩余的半导体层303的厚度相等，有利于提高鳍式场效应晶体管的稳定性。在本发明的其他实施例中，采用化学气相沉积工艺形成覆盖所述半导体衬底300、鳍部301和半导体层303表面的牺牲层304，形成的牺牲层304表面高于半导体层303的表面，由于半导体层303的凸起31和鳍部301的影响， 形成的牺牲层304的表面的均匀性较差，会影响回刻蚀后牺牲层304的位置和表面的平整度，因此化学气相沉积形成牺牲层304后，需要采用化学机械研磨平坦化所述牺牲层304，平坦化后的牺牲层304表面高于半导体层303的表面，然后再回刻蚀平坦化后的牺牲层304，使得剩余的牺牲层304具有较好的表面平整度，并且相邻鳍部301之间剩余的牺牲层304暴露的半导体层303的凸起31的面积或者覆盖的棱角32的面积基本相等，使得后续在暴露的半导体层303上采用自对准工艺形成的掩膜层的面积和位置基本相同，当以掩膜层为掩膜去除半导体层303的棱角32后，使得相邻鳍部301的侧壁上剩余的半导体层303的厚度相等，有利于提高鳍式场效应晶体管的稳定性。接着，请参考图6，在所述半导体层303暴露的表面上形成掩膜层305。本实施例中所述掩膜层305的材料为金属硅化物，后续去除半导体层303的棱角32时，对所述掩膜层材料的刻蚀速率远小于对半导体层303材料和牺牲层304材料的刻蚀速率，所述金属硅化物可以为硅化镍或硅化钴，掩膜层305的材料为金属硅化物不仅可以作为后续刻蚀半导体层303的棱角32时的掩膜，所述掩膜层305还可以作为形成的鳍式场效应晶体管的金属硅化物接触区，即后续无需再进行金属硅化物工艺，节省了工艺步骤。所述金属硅化物掩膜层305的形成工艺为自对准工艺，具体为：形成覆盖所述回刻蚀后的牺牲层304和暴露的半导体层303表面的金属层（图中未示出），例如：镍金属层或钴金属层；对所述金属层进行退火，金属层中的金属与暴露的半导体层303中的硅反应，形成金属硅化物；去除回刻蚀后的牺牲层304上未反应的金属层。由于半导体层303形貌的特殊性，现有的沉积、光刻和刻蚀工艺很难形成满足要求的掩膜层，本实施例中，采用自对准工艺形成金属硅化物掩膜层305，使得形成的金属硅化物掩膜层305的位置较为精确，并且表面均匀性较佳，有利于后续准确的去除相邻的半导体层303上的棱角32。所述金属层的厚度为50～200埃，所述退火的温度为400～600摄氏度，退火的时间为10分钟～2小时，使形成的金属硅化物掩膜层305的厚度适中，并且导通电阻较小。在本发明的其他实施例中，所述掩膜层305的材料为Si、W、CoWP、CoMoP或NiMoP，后续去除半导体层303的棱角32时，对所述掩膜层305材料的刻蚀速率远小于对半导体层303材料和牺牲层304材料的刻蚀速率。所述掩膜层305的材料为Si时，所述掩膜层305的形成工艺为选择性外延；所述掩膜层305的材料为W时，所述掩膜层305的形成工艺为选择性等离子体增强化学气相沉积；所述掩膜层305的材料为CoWP、CoMoP或NiMoP时，所述掩膜层305的形成工艺为选择性化学镀，由于回刻蚀后的牺牲层304的作用，因此上述工艺在形成掩膜层305时，只会在暴露的半导体层303表面形成掩膜层305，即可以自对准的形成掩膜层305，克服现有的沉积、光刻和刻蚀工艺很难在凸起的半导体层303上形成满足要求的掩膜层，并且使得形成的金属硅化物掩膜层305的位置较为精确，有利于后续准确的去除相邻的半导体层303上的棱角32。接着，参考图7，以所述掩膜层305为掩膜，刻蚀去除部分牺牲层304和半导体层303的棱角32（参考图6）。刻蚀去除部分牺牲层304和半导体层303的棱角32的工艺为各向异性的等离子体刻蚀工艺，使剩余的半导体层303的侧壁的表面均匀性较好，形成的半导体层303的侧壁的晶面为（110）、上倾斜表面的晶面为（111）、下倾斜表面的晶面为（111）。所述掩膜层305材料为金属硅化物、W、CoWP、CoMoP或NiMoP时，所述等离子体刻蚀工艺采用的气体为Cl2或HBr，源功率为400～1500瓦，偏置功率为0～200瓦；所述掩膜层305材料为Si时，所述等离子体刻蚀工艺采用的气体为HCl，温度为150～250摄氏度。采用等离子体刻 蚀工艺时，位于半导体层303和隔离层302交角处的部分牺牲层304不能被刻蚀干净，后续需要采用湿法刻蚀工艺去除剩余的部分牺牲层304。在本发明的其他实施例中，刻蚀去除部分牺牲层和半导体层303的棱角的工艺为湿法刻蚀工艺，由于湿法刻蚀工艺各向同性的特性，剩余的半导体层303的侧壁会呈凹槽状（参考图8），所述湿法刻蚀工艺采用的刻蚀溶液为TMAH（四甲基氢氧化氨溶液），TMAH的质量百分比浓度为2%～20%，湿法工艺刻蚀在刻蚀半导体层303的棱角时，牺牲层可以同时被去除，后续无需额外的工艺去除牺牲层。本实施例中，在去除半导体层303的棱角32后，所述掩膜层305无需去除，掩膜层305可以直接作为后续连接金属插塞和源/漏区306的接触区。在本发明的其他实施例中，在去除半导体层303的棱角32后，去除所述掩膜层305。本发明实施例的鳍式场效应晶体管的形成方法，形成牺牲层，通过回刻蚀牺牲层，曝露出半导体层的部分表面，容易在半导体层暴露的表面上形成掩膜层，以掩膜层为掩膜，可以比较方便的去除半导体层的棱角部分，从而增大了两个半导体层之间的间距，防止相邻鳍部上形成的半导体层发生桥接现象。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。