封装结构的制作方法
【专利摘要】本发明是关于一种封装结构，其包括：一第一基板及一第二基板。该第一基板的该等第一导电元件的第一截面积具有一第一长轴及一第一短轴。该第二基板的该等第二导电元件的第二截面积具有一第二长轴及一第二短轴，每一该等第二导电元件的第二长轴与相对应的每一该等第一导电元件的第一长轴形成一大于0度的夹角，该第一截面积及该第二截面积形成一重迭区域。当二基板对位连接时，若具有偏移量，本发明的封装结构的重迭区域面积的一致性较佳。并且，若偏移量增加，本发明封装结构的重迭区域面积较已知技术的重迭区域面积大，显示本发明封装结构对于偏差量具有更高容忍度。
【专利说明】封装结构
【技术领域】
[0001] 本发明是关于一种封装结构。
【背景技术】
[0002] 参考图1，其显示已知基板的对位连接示意图。已知第一基板11及第二基板12在 对位连接过程中，因二基板对位不准，将造成第一基板11的导电柱111不能与第二基板12 的导电柱121顺利电性连接。另外，在基板本身制作上，导电柱间的距离可能因误差造成距 离不一的情形，在二基板对位连接时，可能造成二基板的导电柱不能顺利电性连接。再者， 若两基板之间存在热膨胀系数（CTE)的差异或是两基板加热的温度不同，于基板加热时， 因为热胀的影响，造成基板的导电柱对接时的偏移，特别是在基板角落的导电柱更为明显， 如此也可能造成二基板的导电柱存在不能顺利电性连接的问题。
【发明内容】
[0003] 本掲露的一方面是关于一种封装结构。在一实施例中，该封装结构包括；一第一基 板、一第二基板及封胶。该第一基板包括一第一基板本体、数个第一导电垫及数个第一导电 兀件，该第一基板本体具有一第一表面，该等第一导电垫设置于该第一表面，该等第一导电 元件分别形成于该等第一导电垫上，且突出该第一表面，该等第一导电元件具有一第一截 面积，该第一截面积平行于该第一表面且该第一截面积具有一第一长轴及一第一短轴。该 第二基板包括一第二基板本体、数个第二导电垫及数个第二导电元件，该第二基板本体具 有一第二表面，面对该第一基板的该第一表面，该等第二导电垫设置于该第二表面，该等第 二导电元件分别形成于该等第二导电垫上，且突出该第二表面；该第二基板的该等第二导 电元件与该第一基板的该等第一导电元件相连且电性连接，该等第二导电元件具有一第二 截面积，该第二截面积平行于该第二表面且该第二截面积具有一第二长轴及一第二短轴， 每一该等第二导电元件的第二长轴与相对应的每一该等第一导电元件的第一长轴形成一 大于0度的夹角，该第一截面积及该第二截面积形成一重迭区域。封胶设置于该第一基板 及该第二基板之间。
[0004] 本掲露的一方面是关于一种封装结构。在一实施例中，该封装结构包括；一第一基 板、一第二基板、一芯片及封胶。该第一基板包括一第一基板本体及数个第一导电元件，该 第一基板本体具有一第一表面，该等第一导电元件分别突出该第一表面，该等第一导电元 件具有一第一截面积，该第一截面积平行于该第一表面，且该第一截面积具有一第一长轴 及一第一短轴。该第二基板包括一第二基板本体及数个第二导电元件，该第二基板本体具 有一第二表面，面对该第一基板的该第一表面；该等第二导电兀件分别突出该第二表面，该 第二导电元件与该第一导电元件相连且电性连接，该等第二导电元件具有一第二截面积， 该第二截面积平行于该第二表面且该第二截面积具有一第二长轴及一第二短轴，每一该等 第二导电元件的第二长轴与相对应的每一该等第一导电元件的第一长轴形成一大于0度 的夹角，该第一截面积及该第二截面积形成一重迭区域。该芯片位于该第一基板与第二基 板之间，并电性连接该第一基板，其中该等第一导电元件及该等第二导电元件围绕该芯片 夕F。封胶设置于该第一基板及该第二基板之间。
[0005] 当二基板对位连接时，若第一导电元件与第二导电元件之间具有偏移量，本发明 的封装结构的重迭区域面积的一致性较佳。并且，若偏移量增加，本发明封装结构的重迭区 域面积较已知技术的重迭区域面积大，显示本发明封装结构对于偏差量具有更高容忍度， 此外，两基板之间存在较高偏移量时，由于本发明封装结构的第一导电元件与第二导电元 件之间的重迭区域面积较大，因此本发明第一导电元件与第二导电元件之间具有较高的接 合可靠度。
【专利附图】
【附图说明】
[0006] 图1显示已知基板的对位连接示意图；
[0007] 图2显示本发明封装结构的一实施例的示意图；
[0008] 图3显示本发明第一基板的一实施例的上视示意图；
[0009] 图4显示本发明第二基板的一实施例的上视示意图；
[0010] 图5显示本发明第一基板及第二基板对位连接后的一实施例的示意图；
[0011] 图6显示本发明封装结构的一实施例的一局部放大示意图；
[0012] 图7显示本发明第一基板及第二基板对位连接后的另一实施例的示意图；
[0013] 图8显示本发明封装结构的另一实施例的一局部放大示意图；
[0014] 图9显示本发明封装结构的一实施例的一侧面示意图；
[0015] 图10显示本发明封装结构的又一实施例的示意图；及
[0016] 图11显示本发明封装结构的又一实施例的一局部放大示意图。
【具体实施方式】
[0017] 图2显示本发明封装结构的一实施例的示意图。图3显示本发明第一基板的一实 施例的上视示意图。图4显示本发明第二基板的一实施例的上视示意图。图5显示本发明 第一基板及第二基板对位连接后的一实施例的示意图。配合参考图2至图5,在本实施例 中，该封装结构20包括；一第一基板30、一第二基板40及封胶50。该第一基板30包括一 第一基板本体31、数个第一导电垫32、33及数个第一导电元件35、36。
[0018] 该第一基板本体31具有一第一表面311，该等第一导电垫32、33设置于该第一表 面311，该等第一导电元件35、36分别形成于该等第一导电垫32、33上，该等第一导电元件 35、36设置于该第一基板30的至少一侧边的一角落区段51 (如图3虚线框)，且突出该第 一表面311，在本实施例中，该等第一导电元件35、36为导电柱体。该等第一导电元件35、 36具有一第一截面积，W第一导电元件35为例说明，第一导电元件35具有一第一截面积 351，该第一截面积351平行于该第一表面311且该第一截面积351具有一第一长轴352及 一第一短轴353。该第一长轴352的长度大于该第一短轴353的长度。该第一导电兀件35 的该第一截面积351是呈楠圆形，在其他实施例，该第一截面积可为长方形、菱形或其他具 有长轴及短轴的形状。
[0019] 该第二基板40包括一第二基板本体41、数个第二导电垫42、43及数个第二导电元 件45、46。该第二基板本体41具有一第二表面411，面对该第一基板31的该第一表面311， 该等第二导电垫42、43设置于该第二表面411，该等第二导电元件45、46分别形成于该等 第二导电垫42、43上，该等第二导电元件45、46设置于该第二基板40的至少一侧边的一角 落区段53巧日图4虚线框)，且突出该第二表面411。在本实施例中，该等第二导电元件45、 46为导电柱体，在本实施例中，该等第二导电元件与第一导电元件具有相同的形状及相同 的截面积，在其他实施例中，第一导电元件及第二导电元件可为不同形状或不同截面积。
[0020] 该第二基板40的该等第二导电元件45、46电性连接该第一基板30的该等第一导 电元件35、36,该等第二导电元件45、46具有一第二截面积，W第二导电元件45为例说明， 第二导电元件45具有一第二截面积451，该第二截面积451平行于该第二表面411且该第 二截面积451具有一第二长轴452及一第二短轴453,每一该等第二导电元件45的第二长 轴452与相对应的每一该等第一导电元件35的第一长轴352形成一大于0度的夹角e，根 据一实施例，夹角0为90度，该第一截面积351及该第二截面积451形成一重迭区域455。
[0021] 封胶50设置于该第一基板30及该第二基板40之间。本发明的封装结构20另包 括一芯片21，位于该第一基板30与第二基板40之间，并电性连接该第一基板30。在本实 施例中，该芯片21设置于该第一基板30上，且该等第一导电元件35、36及该等第二导电元 件45、46围绕该芯片21外。另外，该第一基板30及该第二基板40不含任何主动元件巧口 主动芯片或主动线路)，例如一印刷电路板（Printed Circuit Board)。本发明的封装结构 20另包括一焊料22,形成于该等第一导电元件35及该等第二导电元件45之间，W电性连 接该等第一导电元件及该等第二导电元件。
[0022] 当导电元件与相邻的导电元件的间隔距离P越小时，偏移量对重迭区域面积减少 的程度更为明显，该第一导电元件与相邻第一导电元件的间隔距离P不大于300微米，同样 地，该第二导电元件与相邻第二导电元件的间隔距离不大于300微米。
[0023] 二相邻第一导电元件间的间隔距离P为200微米（ym)，在第一截面积与第二截 面积相同的情形下，W已知技术直径为120微米（ym)的圆形面积为例，在固定该截面积 (11305 + 5)的状况下，本发明设计不同的第一长轴及第一短轴的长度及其比例(第一长轴/ 第一短轴)，如下实施态样1-6。
[0024]
【权利要求】
1. 一种封装结构，其特征在于，包括： 一第一基板，包括一第一基板本体、数个第一导电垫及数个第一导电元件，该第一基板 本体具有一第一表面，所述第一导电垫设置于该第一表面，所述第一导电元件分别形成于 所述第一导电垫上，且突出该第一表面，所述第一导电兀件具有一第一截面积，该第一截面 积平行于该第一表面且该第一截面积具有一第一长轴及一第一短轴； 一第二基板，包括一第二基板本体、数个第二导电垫及数个第二导电元件，该第二基板 本体具有一第二表面，面对该第一基板的该第一表面，所述第二导电垫设置于该第二表面， 所述第二导电元件分别形成于所述第二导电垫上，且突出该第二表面；该第二基板的所述 第二导电元件与该第一基板的所述第一导电元件相连且电性连接，所述第二导电元件具有 一第二截面积，该第二截面积平行于该第二表面且该第二截面积具有一第二长轴及一第二 短轴，每一所述第二导电元件的第二长轴与相对应的每一所述第一导电元件的第一长轴形 成一大于0度的夹角，该第一截面积及该第二截面积形成一重迭区域；及 封胶，设置于该第一基板及该第二基板之间。
2. 如权利要求1的封装结构，其特征在于，该第一长轴与该第一短轴的比值不小于 1. 47,该第二长轴与该第二短轴的比值不小于1. 47。
3. 如权利要求1的封装结构，其特征在于，二相邻第一导电元件间的距离为一间隔距 离，当该第一导电元件与该第二导电元件存在偏移量为该间隔距离的五分之一的情形下， 该重迭区域面积与偏移量为0的该重迭区域面积的比值不小于0. 60。
4. 如权利要求1的封装结构，其特征在于，另包括一焊料，形成于所述第一导电元件及 所述第二导电元件之间。
5. 如权利要求1的封装结构，其特征在于，该第一导电元件与该第二导电元件至少一 个包含导电柱体。
6. 如权利要求1的封装结构，其特征在于，该第一导电元件与该第二导电元件的一为 焊料。
7. 如权利要求1的封装结构，其特征在于，该第一长轴与该第一短轴相互垂直。
8. 如权利要求1的封装结构，其特征在于，该第一导电元件与相邻第一导电元件的距 离不大于300微米。
9. 如权利要求1的封装结构，其特征在于，该第一基板另包括一侧面，其中该第一导电 元件的第一长轴的延伸方向与该第一基板的侧面的方向彼此交错。
10. 如权利要求1的封装结构，其特征在于，另包括一芯片，位于该第一基板与第二基 板之间，并电性连接该第一基板。
11. 如权利要求1的封装结构，其特征在于，该第一基板及该第二基板不含任何主动元 件。
12. -种封装结构，其特征在于，包括： 一第一基板，包括一第一基板本体及数个第一导电元件，该第一基板本体具有一第一 表面，所述第一导电元件分别突出该第一表面，所述第一导电元件具有一第一截面积，该第 一截面积平行于该第一表面，且该第一截面积具有一第一长轴及一第一短轴； 一第二基板，包括一第二基板本体及数个第二导电元件，该第二基板本体具有一第二 表面，面对该第一基板的该第一表面；所述第二导电元件分别突出该第二表面，该第二导电 元件与该第一导电元件相连且电性连接，所述第二导电元件具有一第二截面积，该第二截 面积平行于该第二表面且该第二截面积具有一第二长轴及一第二短轴，每一所述第二导电 元件的第二长轴与相对应的每一所述第一导电元件的第一长轴形成一大于0度的夹角，该 第一截面积及该第二截面积形成一重迭区域； 一芯片，位于该第一基板与第二基板之间，并电性连接该第一基板，其中所述第一导电 元件及所述第二导电元件围绕该芯片外；及 封胶，设置于该第一基板及该第二基板之间。
13. 如权利要求12的封装结构，其特征在于，该第一基板另包括数个第H导电元件，所 述第H导电元件突出该第一表面，所述第H导电元件的截面积为圆形。
14. 如权利要求13的封装结构，其特征在于，该第二基板另包括数个第四导电元件，所 述第四导电元件分别突出该第二表面，所述第四导电元件的截面积为圆形，所述第H导电 元件与相对应的所述第四导电元件相连且电性连接。
15. 如权利要求13的封装结构，其特征在于，所述第H导电元件与该第一基板之中也 点的距离小于所述第一导电单元与该第一基板的中也点的距离。
【文档编号】H01L23/31GK104465572SQ201310414653
【公开日】2015年3月25日 申请日期:2013年9月12日 优先权日:2013年9月12日
【发明者】田云翔, 丁一权 申请人:日月光半导体制造股份有限公司