一种隧穿场效应浮栅晶体管及其制造方法
【专利摘要】本发明公开了一种隧穿场效应浮栅晶体管，它包括一个具有第一种掺杂类型的半导体衬底；在半导体衬底上形成的具有第二种掺杂类型的源极和漏极；在半导体衬底内形成的介于源极和漏极之间的一个沟道区域；在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜；在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区；在浮栅区和沟道区域之间形成的p-n结二极管；在p-n结二极管与浮栅之间形成的薄栅氧层；覆盖在浮栅区之上的第二层绝缘薄膜；以及在第二层绝缘薄膜之上形成的控制栅极。本发明通过在浮栅区与衬底p-n二极管区之间沉积薄栅氧层，形成新的浮栅晶体管，能够有效地采用高禁带宽度的氧化硅来阻碍浮栅内存储的电子逃逸。
【专利说明】一种隧穿场效应浮栅晶体管及其制造方法
【技术领域】:
[0001]本发明涉及半导体器件【技术领域】，具体地说是涉及一种在隧穿场效应晶体管基础上将超薄栅氧与P-N结二极管相结合所形成的低功耗半导体器件，以及这种器件的制造方法。
【背景技术】:
[0002]金属-氧化物-硅场效应晶体管(MOSFET)被普遍应用于各种电子产品之中，随着集成电路技术的发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高，但随之而来的短沟通效应导致的漏电现象也愈加明显，如何降低便捷设备的功耗，成为半导体【技术领域】的一个研究热点。
[0003]与MOSFET发展对应的有非挥发性存储器，非挥发性存储器是指器件在没有供电的情况下数据仍能被保存而不会丢失，这种器件的数据写入或擦写都需要电流通过一层厚度仅为几纳米的氧化硅介质，并将电子注入导电性能的多晶硅浮栅结构的浮栅晶体管，其数据的擦写需要较高的操作电压(?20V)及较长的时间(微秒级)。
[0004]中国专利CN101556957公开了一种半导体存储器件及其制造方法，该半导体存储器件将隧穿场效应管(TFET)和浮栅器件结合起来，构成一种全新的“半浮栅”结构的器件，被称为半浮栅晶体管(Sem1-Floating gate transistor, SFG)。相比较传统的浮栅晶体管的擦写操作都是通过外加高电压来控制电子隧穿过绝缘介质层，半浮栅晶体管采用了硅体内TFET的量子隧穿效应、以及采用p-n结二极管来替代传统的氧化硅数据擦写窗口，可以将操作电压降低至2V，数据的单次擦、写操作时间可达到1.3纳秒级。
[0005]虽然在单个半浮栅晶体管上获得了较好的电学性能，如低功耗、快速读写功能，但由于存储电荷的浮栅与衬底之间仅采用禁带宽度为1.lev的P-n结二极管的反偏来防止存储在半浮栅内的电子流失，半浮栅晶体管面临严重的漏电问题，其在非挥发性存储器市场中是否具有商业价值将主要取决其能否在不断降低器件尺寸的同时维持良好的低漏电性倉泛。
【发明内容】
:
[0006]本发明的目的在于针对硅基P-N结二极管禁带宽度仅为1.leV、隧穿场效应半浮栅晶体管内所保存的数据容易因电子的逃逸而丢失的问题，提供一种新的隧穿场效应浮栅晶体管及其制造方法，其通过在浮栅区与衬底P-n 二极管区之间沉积薄栅氧层，形成新的浮栅晶体管，能够有效地采用高禁带宽度的氧化硅来阻碍浮栅内存储的电子逃逸。
[0007]为实现上述目的，本发明的隧穿场效应浮栅晶体管包括有:
[0008]一个具有第一种掺杂类型的半导体衬底；以及，
[0009]在所述半导体衬底上形成的具有第二种掺杂类型的源极和漏极；
[0010]在半导体衬底内形成的介于源极和漏极之间的一个沟道区域；
[0011]在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜；[0012]在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区；
[0013]在浮栅区和沟道区域之间形成的p-n结二极管；
[0014]在p-n结二极管与浮栅之间形成的薄栅氧层；
[0015]覆盖在浮栅区之上的第二层绝缘薄膜；以及
[0016]在所述第二层绝缘薄膜之上形成的控制栅极。
[0017]作为上述技术方案的优选，所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，其成分可以为氧化硅、氮化硅、氧化铝、氧化铪及其多层组合。
[0018]作为上述技术方案的优选，所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，是在P-n结二极管对应的离子注入前或离子注入后，可以用曝光的光刻胶作为掩膜，通过干法或湿法去除半导体衬底表面的第一层绝缘薄膜。
[0019]作为上述技术方案的优选，在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区，其材料可以为铝、钛、氮化钛、氮化钽、或离子掺杂的多晶硅等导电材料及其多层组合。
[0020]作为上述技术方案的优选，所述的p-n结二极管，是在半导体衬底内形成的介于源极和漏极之间的一个沟道区域采用可去除的薄膜材料曝光后，形成离子注入区域，再利用曝光、显影后光刻胶作为掩膜层，对该沟道区域进行离子注入η型杂质掺杂。
[0021]作为上述技术方案的优选，所述的p-n结二极管，是由硅基p-n同质结，或者是由锗硅、铟砷化镓、氮化镓、砷化镓、硅组合形成的异质结。
[0022]作为上述技术方案的优选，所述的在p-n结二极管与浮栅之间形成的薄栅氧层，是在p-n结二极管形成，光刻胶去除后，在p-n结二极管沟道区域表面，通过硅表面氧化生成的氧化硅，其厚度为0.1?20纳米。
[0023]作为上述技术方案的优选，所述的在p-n结二极管与浮栅之间形成的薄栅氧层，是在p-n结二极管形成，光刻胶去除后，在p-n结二极管沟道区域表面沉积的具备绝缘特性的介电薄膜材料，其厚度为0.1?20纳米。
[0024]作为上述技术方案的优选，所述的覆盖在浮栅区之上的第二层绝缘薄膜其成分可以为氧化硅、氮化硅、氧化铝、氧化铪及其多层组合。
[0025]作为上述技术方案的优选，所述的控制栅极，其材料可以为钛、铝、氮化钛、氮化
钽、或离子掺杂的多晶硅等导电材料及其多层组合。
[0026]本发明的有益效果在于:(I)、其通过在浮栅区与衬底p-n 二极管区之间沉积薄栅氧层，形成了一种新的浮栅晶体管，能够有效地采用高禁带宽度的氧化硅来阻碍浮栅内存储的电子逃逸，实现用较低的生产成本来制备高性能的各种隧穿场效应浮栅晶体管，并可以用以作为非挥发性的存储器件。(2)、采用本发明后的非挥发性存储器的数据保存时间能得到显著提升，存储在浮栅中的电子因为薄栅氧层的屏幕作用而不容易逸出，随着晶体管尺寸的不断缩小，采用本发明的隧穿场效应浮栅晶体管内存储性能将不会随着晶体管尺寸、P-n 二极管等的尺寸不断缩小而显著变差。(3)采用本发明的非挥发性存储器件可应用于低功耗要求的各种电子产品，用途非常广泛。
【专利附图】
【附图说明】:
[0027]下面结合附图对本发明做进一步的说明:[0028]图1为本发明的剖视结构示意图；
[0029]图2为本发明的制造方法流程图之一；
[0030]图3为本发明的制造方法流程图之二 ；
[0031]图4为本发明的制造方法流程图之三；
[0032]图5为本发明的制造方法流程图之四；
[0033]图6为本发明的制造方法流程图之五；
[0034]图7为本发明的制造方法流程图之六；
[0035]图8为本发明的制造方法流程图之七；
[0036]图9为本发明的制造方法流程图之八；
[0037]图10为本发明的制造方法流程图之九；
[0038]图11为本发明的制造方法流程图之十；
[0039]图12为本发明的制造方法流程图之十一；
[0040]图13为本发明的隧穿场效应浮栅晶体管的单个器件的电路图。
【具体实施方式】:
[0041]以下所述为体现本发明原理的一个较佳实施例，需要说明的是:附图是本发明理想化实施例的示意图，其中各部分所示的形状和大小并不代表实际形状和尺寸。但其还是完整反映了区域与各个部分之间的相互位置，特别是组成部分之间的上下和相邻关系。
[0042]见图1所示的沿沟道方向的剖视图，本发明的隧穿场效应浮栅晶体管包括有如下部分:
[0043]一个具有第一种掺杂类型的半导体衬底10 ；
[0044]在半导体衬底10上形成的具有第二种掺杂类型的源极11和漏极12 ；
[0045]在半导体衬底10内形成的介于源极11和漏极12之间的一个沟道区域13 ；
[0046]在半导体衬底10之上形成的覆盖整个沟道区域13的第一层绝缘薄膜20 ；
[0047]在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区30 ；
[0048]在浮栅区30和沟道区域13之间形成的p-n结二极管40 ；
[0049]在p-n结二极管与浮栅之间形成的薄栅氧层50 ；
[0050]覆盖在浮栅区之上的第二层绝缘薄膜60 ；
[0051]在第二层绝缘薄膜之上形成的控制栅极70。
[0052]本发明的隧穿场效应浮栅晶体管通常在一个半导体衬底10或掺杂的阱内形成，半导体衬底10或掺杂的阱一般为掺杂低浓度η型或P型杂质，隧穿场效应浮栅晶体管两边通过浅沟隔离(STI)或硅的局部氧化与周围相隔离。半导体衬底10为单晶硅或绝缘体上硅，源极11和漏极12的掺杂通常与半导体衬底10或掺杂的阱10的掺杂类型相反，沟道区域13通常位于半导体衬底10或掺杂的阱之间。源极11、漏极12以及控制栅极70可以通过导体的接触体与外部电极连接。
[0053]本发明可能通过很多种方法制造，图2至图12描述了一个由本发明所公开的器件所组成的集成电路中的一部分的工序。
[0054]本发明的隧穿场效应浮栅晶体管的制造方法包括如下步骤:
[0055](I)首先，见图2所示:在轻掺杂的半导体衬底(在本实施例中为硅衬底)10上涂覆光刻胶81，通过掩膜、曝光，对曝光、显影后的光阻图案进行离子注入、退火形成第一种掺杂类型的阱101，阱101的掺杂浓度为IO14?1019/cm_3，掺杂离子可以为磷或砷等η型离子掺杂；
[0056](2)见图3所示:剥离光刻胶81，再在硅衬底表面通过氧化沉积厚度为2?200纳米的栅氧层，形成第一层绝缘薄膜20，然后涂覆光刻胶82 ;并通过掩膜、曝光、显影等工序形成光阻图案区域A
[0057](3)见图4所示:在步骤(2)的基础上，采用干法刻蚀或湿法刻蚀的方式将光阻图案区域A的第一层绝缘薄膜20去除；
[0058](4)接着，在保留光阻图案区域A的基础上，如图5所示:先进行掺杂离子为磷或砷的η型离子注入，通过控制其离子注入的能量，使其深度较深、且不超出步骤(2)先前离子注入101的深度；然后，对光阻图案区域A采用离子注入ρ型掺杂离子，掺杂离子可以为硼离子，通过控制离子注入的能量，使P型掺杂离子的注入深度位于硅衬底界面下、前道离子注入工艺注入的η型离子注入区域之上，从而在浮栅区30和沟道区域13之间形成p-n结二极管40 ；
[0059](5)接着，剥离光刻胶82，再在硅衬底表面区域，通过氧化沉积厚度为0.1?20纳米之间的薄栅氧层50，如图6所示。
[0060](6)接着，如图7所示:在薄栅氧层50上沉积导电薄膜材料，该导电薄膜材料可以为掺杂的多晶硅、TiN, Al、TaN, W等导体，用以作为存储电荷的浮栅区30，位于衬底与浮栅区30之间的薄栅氧层50成为连接浮栅与二极管40之间的电容介电薄膜层；
[0061](7)接下来，在浮栅上采用涂覆光刻胶83，并采用掩膜、曝光，对曝光、显影后的光阻图案B定义出浮栅区域，如图8所示；然后，采用干法刻蚀去除无光刻胶83区域的导电浮栅区，形成如图9所示的浮栅结构，浮栅厚度可以为2?800纳米；
[0062](8)接下来，在浮栅及衬底的表面沉积第二层绝缘薄膜60，其可以是氧化硅、氮化硅、氧化硅与氮化硅的混合薄膜层、或是其它绝缘层，第二层绝缘薄膜层60的厚度可以为2?100纳米；
[0063](8)接着，在第二层绝缘薄膜60的表面沉积导电的控制栅极70，其材料可以为钛、铝、氮化钛、氮化钽、或为离子掺杂的多晶硅或者是其它导电材料，其厚度范围为2?800纳米，如图10所示；
[0064](9)之后，如图11所示:在控制栅极70上涂覆光刻胶84，并采用掩膜、曝光、对曝光、显影后的光阻图案定义出控制栅极区域，然后采用干法刻蚀法光阻图案C以外的导电控制栅极区域，得到如图12所示的隧穿场效应浮栅晶体管。控制栅极70作为掩膜，离子注入与阱101同型的离子(如磷、砷)形成源极11和漏极12，并通过连接电路，最终形成本发明的在二极管存在基础上、因增加薄栅氧层(介电薄膜材料)形成的电容器结构的隧穿场效应浮栅晶体管(参阅图13所示)，由于二极管以及电容器的同时存在，使得电荷能更有效地保存在浮栅晶体管内，减少了因电子逃逸而丢失数据的问题，将显著提升数据记忆时间。
[0065]以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。
【权利要求】
1.一种隧穿场效应浮栅晶体管，其特征在于包括有: 一个具有第一种掺杂类型的半导体衬底；以及， 在所述半导体衬底上形成的具有第二种掺杂类型的源极和漏极； 在半导体衬底内形成的介于源极和漏极之间的一个沟道区域； 在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜； 在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区； 在浮栅区和沟道区域之间形成的p-n结二极管； 在p-n结二极管与浮栅之间形成的薄栅氧层； 覆盖在浮栅区之上的第二层绝缘薄膜；以及 在所述第二层绝缘薄膜之上形成的控制栅极。
2.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，其成分可以为氧化硅、氮化硅、氧化铝、氧化铪及其多层组合。
3.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，是在P-n结二极管对应的离子注入前或离子注入后，可以用曝光的光刻胶作为掩膜，通过干法或湿法去除半导体衬底表面的第一层绝缘薄膜。
4.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区，其材料可以为铝、钛、氮化钛、氮化钽、或离子掺杂的多晶硅等导电材料及其多层组合。
5.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的p-n结二极管，是在半导体衬底内形成的介于源极和漏极之间的一个沟道区域采用可去除的薄膜材料曝光后，形成离子注入区域，再利用曝光、显影后光刻胶作为掩膜层，对该沟道区域进行离子注入η型杂质掺杂。
6.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的p-n结二极管，是由硅基p-n同质结，或者是由锗硅、铟砷化镓、氮化镓、砷化镓、硅组合形成的异质结。
7.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的在p-n结二极管与浮栅之间形成的薄栅氧层，是在P-n结二极管形成，光刻胶去除后，在p-n结二极管沟道区域表面，通过硅表面氧化生成的氧化硅，其厚度为0.1?20纳米。
8.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的在p-n结二极管与浮栅之间形成的薄栅氧层，是在P-n结二极管形成，光刻胶去除后，在p-n结二极管沟道区域表面沉积的具备绝缘特性的介电薄膜材料，其厚度为0.1?20纳米。
9.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的覆盖在浮栅区之上的第二层绝缘薄膜其成分可以为氧化硅、氮化硅、氧化铝、氧化铪及其多层组合。
10.根据权利要求1所述的隧穿场效应浮栅晶体管，其特征在于:所述的控制栅极，其材料可以为钛、铝、氮化钛、氮化钽、或离子掺杂的多晶硅等导电材料及其多层组合。
【文档编号】H01L21/336GK103594519SQ201310554280
【公开日】2014年2月19日 申请日期:2013年11月11日 优先权日:2013年11月11日
【发明者】刘开锋, 刘红元, 其他发明人请求不公开姓名 申请人:苏州智权电子科技有限公司