包含纳米-轨道电极的非易失性存储单元的制作方法

包含纳米-轨道电极的非易失性存储单元的制作方法
【专利摘要】一种非易失性存储装置包括多个非易失性存储单元(1)。每一个非易失性存储单元包括第一电极(101)、二极管控制元件(110)、设置为与二极管控制元件串联的存储元件(118)、第二电极(100)和位于二极管(110)和存储元件(118)之间的宽度为15nm或更小的纳米-轨道电极(205，202)。
【专利说明】包含纳米-轨道电极的非易失性存储单元

【技术领域】
[0001]本发明涉及非易失性存储装置及其制造方法。

【背景技术】
[0002]非易失性存储器阵列甚至在装置电源截止时也保持它们的数据。在一次性可编程阵列中，每个存储单元形成在初始的未编程状态，并且可转换到编程状态。该改变是永久的，并且这样的单元是不可擦除的。在其它类型的存储器中，存储单元是可擦除的，并且可重写多次。
[0003]在每个单元可实现的数据状态的数量对于单元而言也是可变的。数据状态可通过变化可检测到的单元的某些特性而被存储，诸如给定的施加电压下流过单元的电流或在单元内晶体管的阈值电压。数据状态是单元的独特值，诸如数据‘0’或数据‘1’。


【发明内容】

[0004]本发明的一个实施例提供一种包括多个非易失性存储单元的非易失性存储装置。非易失性存储单元的每一个包括第一电极、二极管控制元件与二极管控制元件串联设置的存储元件、第二电极和宽度为15nm或更小的纳米-轨道电极。
[0005]本发明的另一个实施例提供一种制造非易失性存储单元的方法，其包括形成第一电极、形成二极管控制兀件、形成第一结构、在第一结构之上形成导电层使导电层在第一结构的侧壁上的至少一部分形成宽度为15nm或更小的纳米-轨道电极、形成存储元件、以及形成第二电极。
[0006]本发明的另一个实施例提供一种制造半导体装置的方法，其包括提供包括多个第一轨道的第一装置层级，其中每个第一轨道包括第一导体轨道，设置在第一导体轨道之上的第一半导体轨道和宽度为15nm或更小的纳米-轨道电极，第一轨道由第一绝缘结构分隔，并且第一轨道在第一方向延伸，在第一装置层级之上形成第二导体层，图案化第二导体层、纳米-轨道电极和第一轨道中的第一半导体轨道以形成在第二方向延伸的多个第二轨道，第二方向与第一方向不同，并且在第二轨道之间形成第二绝缘结构。

【专利附图】

【附图说明】
[0007]图1A是本发明一个实施例的非易失性存储单元的立体图。
[0008]图2A和2B是示意性地示出本发明一个实施例的非易失性存储单元的侧视截面图。
[0009]图3是本发明一个实施例的纳米-轨道电极的立体图。
[0010]图4A-4B、5A-5B和6A-6B是示意性地示出制造本发明实施例的非易失性存储单元方法的侧视截面图。
[0011]图7A-7B和8A-8B是示意性地示出制造本发明实施例的非易失性存储单元另一个方法的侧视截面图。
[0012]图9和10是示出示范性纳米-轨道电极的显微照片。
[0013]图11A至11G是示出根据一个实施例具有至少两个装置层级的装置形成中各阶段的三维(“3D”)示意图。
[0014]图12是示出根据替换性实施例形成的装置结构的3D示意图。
[0015]图13A至13F是示出根据一个实施例的第一装置层级的形成中各阶段的侧视截面图。
[0016]图14A至14B是示出根据替换性实施例的第一装置层级的形成中各阶段的侧视截面图。
[0017]图15A是示出装置形成中一个阶段的侧视截面图。图15B是示出根据替换性实施例形成的装置结构的3D示意图。
[0018]图16A至16C是示出根据替换性实施例的装置层级形成中各阶段的侧视截面图。
[0019]图17A至17C是示出根据替换性实施例的装置层级形成中各阶段的侧视截面图。

【具体实施方式】
[0020]通常，存储单元包括存储元件和控制元件。例如，图1示出了一个实施例的存储单元1的立体图。
[0021]单元1包括由导电材料形成的第一电极101和第二电极100，可独立地包括本领域中已知的任何一个或多个适合于导电的材料，诸如钨、铜、铝、钽、钛、钴、氮化钛或其合金。例如，在某些实施例中，优选钨，以允许在相对高温下进行处理。在某些其它实施例中，铜或铝为优选材料。第一电极101(例如，字线(WL))在第一方向延伸，而第二电极100(例如，位线(BL))在与第一方向不同的第二方向延伸。阻挡和粘合层，例如TiN层,可包括在第一(例如，下)电极101和/或第二(例如，上)电极100中。
[0022]控制元件110可为晶体管或二极管。如果控制元件110为二极管，则存储元件可垂直和/或水平设置和/或图案化为形成具有基本上圆柱形状的柱或块。在一个实施例中，如图1所示，控制元件110是垂直设置的半导体二极管，并且具有下重掺杂P-型区域112、不是故意掺杂的选择性本征区域114和上重掺杂η-型区域116，但该二极管的方位也可被反转。这样的二极管，无论其取向如何，均称为p-1-n 二极管，或简称为二极管。二极管可包括任何的单一晶体、多晶的或非晶的半导体材料，例如硅、锗、硅锗，或其它化合物半导体材料，例如ΠΙ-V、I1-VI族等材料。例如，可采用p-1-n多晶硅二极管110。
[0023]存储元件118设置为与控制元件110串联，在控制元件110的上部区域116之上或在下部区域112之下。存储元件118可为电阻转换元件。例如，存储元件可包括金属氧化物可转换材料层，选自Ni0、Nb205、Ti02、Hf02、Al203、Mg0x、Cr02、V0或其组合。适合电阻转换元件118的其它材料包括但不限于相变材料(例如，硫族材料)、掺杂的多晶硅、碳材料(例如，碳纳米管、石墨烯、非晶碳、多晶碳等)、复合金属氧化物材料、导电桥元素或可转换聚合物材料。
[0024]在本发明的一个实施例中，宽度为15nm或更小的纳米-轨道电极202设置为与上电极100和下电极101之间的金属氧化物存储元件118和控制元件110串联。优选地，纳米-轨道电极设置在存储元件118和二极管存储元件110之间的柱状存储单元1中。存储元件118可设置在单元1中电极100、101之间的二极管110之上或之下。
[0025]在不受特定理论限定的情况下，据认为纳米-轨道电极202允许存储单元1的串联电阻由纳米-轨道电极202的尺度(例如，宽度和高度)调整到所希望的值。电极202还减小ReRAM单元1的接触面积(例如，存储元件118的接触面积)，并且限制ReRAM单元1的电流。
[0026]在不受特定理论限定的情况下，据认为至少一个导电丝(且一般为多个导电丝)在存储单元的形成程序期间通过金属氧化物存储元件或层(一个或多个)118形成，以将金属氧化物存储元件从其所形成的原始高电阻状态转换到低电阻状态。在原始形成编程步骤后，存储单元可读取和/或进一步编程。例如，复位编程电压或电流可施加到上电极100和下电极101之间的存储单元，以将金属氧化物存储元件118从低电阻状态(例如，形成后状态或“设定”状态)转换到高电阻状态(例如，“复位”状态)。据认为至少一个导电丝不再延伸通过整个金属氧化物存储元件。换言之，金属氧化物元件或层(一个或多个)118中某些丝线端部的末梢以及丝线不延伸到单元的相邻导电层或掺杂的半导体层。在另一个示例中，一套编程电压或电流施加到电极100、101之间的存储单元，以将金属氧化物存储元件从较高的“复位”电阻状态转换到“设定”电阻状态。据认为设定的编程脉冲导致导电丝线延伸通过整个金属氧化物存储元件(例如，丝生长较长以跨越整个金属氧化物元件或层118的厚度)。
[0027]优选地，形成编程步骤包括施加正向偏压(例如，正电压)以使直流电流在电极100、101之间流动。优选地,设定的编程步骤包括在电极之间施加负电压(例如，反向偏压)以使交流电流流过存储单元，并且复位编程步骤包括在电极之间施加正电压(例如，正向偏压)以使交流电流流过存储单元。因此，存储单元1优选为可重写存储单元，并且设置在存储装置中，该存储装置包括存储单元的单片三维阵列。另一个存储器位置可形成在上述存储器位置之上或之下，以形成具有多于一个装置层级的单片三维存储器阵列，如下面所描述。
[0028]图2A和2B是示意性地示出本发明实施例的非易失性存储单元的侧视截面图。例如，如图2A所示，存储单元1可包括设置在二极管110之上的存储元件118。二极管110可包括依次形成在下电极101 (例如，字线)之上的p+半导体层112、本征半导体层114和n+半导体层116。优选地，纳米-轨道电极202设置在存储元件118和二极管存储元件110之间的柱状存储单元1中，如图2A和2B所示。
[0029]存储单元还可包括一个或多个选择性的导电阻挡层206、208和210，诸如氮化钛或其它类似的层。这些阻挡层206、208和210可分别设置在下电极101和二极管110之间和/或在二极管110和纳米-电极202/存储元件118和/或在存储元件118和上部电极100之间，如图2A所示。可替换地，可省略阻挡层(一个或多个)。例如，如图2B所示，省略了中间阻挡层208。
[0030]优选地，纳米-轨道电极202的底部设置为与二极管110的上表面(例如，区域112)电接触，而纳米-轨道电极202的顶部设置为与存储元件118的下表面电接触。下电极101设置为与二极管110的下表面电接触，而上部电极100设置为与存储元件118的上表面电接触。如本文所用，术语电接触包括直接或间接的物理接触。例如，纳米-轨道电极202的顶部可设置为与存储元件118的下表面直接物理接触。纳米-轨道电极202的底部设置为分别与图2A和2B中的二极管110的上表面间接或直接物理接触。[0031 ] 如果需要，纳米-轨道电极还可包括选择性的水平部分205，其平行于装置下层的顶表面延伸。水平部分205可接触电极202底端的侧面。部分205形成为下述一个制造工艺的残留物。
[0032]在某些实施例中，电绝缘材料204设置为邻近纳米-轨道电极202在存储元件118的下表面和二极管110的上表面之间的第一侧和第二侧。换言之，电极202优选埋设在绝缘材料204中，从而电极202的顶侧和底侧分别电接触相邻元件118和二极管110。可采用任何适当的绝缘材料204，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氧化锆或有机绝缘材料(例如，聚合物等)。
[0033]如图3所示，纳米-轨道电极202优选具有2-15nm的宽度302，例如9-1 lnm，10-100nm的高度304 (延伸柱堆叠方向)，例如20_40nm，以及10-100nm的长度306，例如40_60nm。因此，宽度302 (在垂直于柱堆叠方向的一个方向延伸)比长度306 (在垂直于宽度且垂直于柱堆叠方向的另一个方向延伸)小了至少50%，例如100至1000%。柱直径或长度近似等于电极202的长度306。纳米-轨道电极202可包括任何适当的导电材料，例如掺杂的多晶硅、金属或金属合金，其作为串联电阻以减小存储单元中的电流。例如，电极202可由氮化钛或掺杂的多晶硅制造。
[0034]在上述构造中，纳米-轨道电极202设置在二极管110和存储元件118之间。然而，也可采用其它的可替换性构造(未示出)，例如，其中纳米-轨道电极202设置在上电极100或下电极101之一和存储元件118或二极管110之一之间的存储单元1中，从而纳米-轨道电极202在电极100、101之一和存储元件118或二极管110之一之间提供电连接。因此，纳米-轨道电极202可设置在上电极100和存储元件118之间，从而纳米-轨道电极202在电极100和存储元件118之间提供电连接。可替换地，纳米-轨道电极202可设置在下电极101和二极管110之间，从而纳米-轨道电极202在电极101和二极管110之间提供电连接。
[0035]在一个实施例中，存储单元1包括圆柱垂直柱，圆柱垂直柱包含控制元件110、存储元件118和电极202，如图1所示。然而，控制元件110、存储元件118和电极202可设置在具有另外截面形状的柱中，例如从上面观察的正方形或矩形截面形状，如下面更加详细的描述。此外，如下面更加详细的描述，电极100、101包括导体轨道，并且绝缘材料设置为邻近存储单元的相对的第一侧和第二侧，并且在相邻的第一电极导体轨道之间延伸。绝缘材料还设置为邻近存储单元的相对的第三侧和第四侧，并且延伸在相邻的第二电极导体轨道之间，如下面所描述。
[0036]图4-6示出了用纳米-轨道电极制造存储装置的第一实施例方法。如图4A所示，下电极101形成在衬底400之上。衬底400可为本领域已知的任何半导体衬底，例如单晶硅、诸如硅-锗或硅-锗-碳的IV-1V族化合物、II1-V族化合物、I1-VI族化合物、在这样衬底之上的外延层或任何其它半导体或非半导体材料，例如玻璃、塑料、金属或陶瓷衬底。衬底可包括制造于其上的集成电路，例如用于存储装置的驱动器电路(例如，包含衬底的CMOS电路)。绝缘层(未示出)优选形成在衬底之上。绝缘层可为氧化硅、氮化硅、氧氮化硅、高介电常数膜(例如，氧化铝、氧化锆等)、S1-C-0-Η膜、有机介电材料或任何其它合适的绝缘材料。下电极101可包括金属轨道101A，例如100-300nm，例如约200nm钨轨道设置在5-20nm，例如约10nm的TiN阻挡层/粘合层101B之上。
[0037]选择性的阻挡层206，例如5-20nm，例如约10nm TiN的阻挡层，形成在下电极101之上。然后，二极管控制元件110形成在阻挡层206之上。二极管110可包括图2A和2B所示的P-1-n 二极管，并且可具有50至200nm的厚度，例如约lOOnm。可替换地，可采用其它的控制元件，例如晶体管。
[0038]然后，如图4B所示，至少一个结构404A形成在二极管110之上。结构404A可包括芯棒或者包含侧壁(一个或多个)的另一个类似的结构。例如，结构404A可包括由任何适当电绝缘材料制造的轨道状芯棒(例如，延伸在图4B中的纸张之中和其外)，例如氧化硅、氮化硅、氧氮化硅、高介电常数膜(例如，氧化铝、氧化锆等)、S1-C-0-Η膜、有机介电材料或任何其它适当的绝缘材料。
[0039]优选地，多个分隔结构404A形成在二极管110之上。结构404A可由该每个结构的宽度分隔开。例如，如果每个结构为10-30nm宽，例如15_20nm宽，则相邻结构之间的间隔也可为10-30nm宽，例如15_20nm宽。结构404A可通过任何适当的光刻和蚀刻步骤形成。
[0040]然后，导电层402形成在结构404A之上，从而导电层在结构404A的侧壁上的至少一部分形成宽度为15nm或更小的纳米-轨道电极202。因此，优选层402具有15nm或更小的厚度，例如，2-15nm，例如9-llnm。层402的厚度和电阻系数决定了电极202的宽度和电阻系数。层402的厚度还决定了由电极202、存储元件118和上电极100/阻挡层210组成的MIM子单元的接触面积。层402可为掺杂的多晶硅层(例如，p-型或η-型多晶硅层)，其具有的掺杂浓度为lxlO17至lX1022cnT3。在此情况下，层402的掺杂浓度还决定了电极202的电阻系数。可替换地，层402可为金属或金属合金，例如TiN。
[0041]如图5A所示，导电层402被各向异性蚀刻以在结构404A的侧壁上形成侧壁间隔体202。因此，每个纳米-轨道电极包括在结构404A上的侧壁间隔体202，并且每个结构404A设置为邻近给定间隔体202的一侧。任何适当的各向异性侧壁间隔体蚀刻可用于形成间隔体202。
[0042]在形成电极202后，绝缘填充层404B形成在纳米-轨道电极202之上以及在绝缘结构404A之上。然后，平坦化绝缘填充层404，从而其保持邻近纳米-轨道电极202的暴露侦牝并且纳米-轨道电极202的上表面如图5A所示在绝缘结构404A和平坦化的绝缘填充层404B之间是暴露的。可采用任何适当的平坦化方法，例如化学机械抛光(“CMP”)或回蚀刻。绝缘填充层404B可包括任何电绝缘层，并且优选为与结构404A相同的材料(例如，氧化硅、氮化硅、氧氮化硅、高介电常数膜(例如，氧化铝、氧化锆等)、S1-C-0-Η膜、有机介电材料或任何其它适当的绝缘材料)。
[0043]然后，如图5B所示，存储元件118形成在结构404A的包括暴露上表面的平坦化表面、保留的平坦化绝缘填充层404B部分的上表面以及结构404A和填充层部分404B之间埋设的电极202的上表面上。存储元件118可通过适当的沉积方法(例如，CVD、ALD、溅射等)形成为一个或多个金属氧化物层，具有25nm或更小的厚度，例如2_10nm。然后，上TiN阻挡层210和上电极100形成在存储元件118之上。上电极100可包括金属层，例如25_100nm，例如约50nm的钨层，设置在5-20nm，例如约10nm的TiN阻挡层210之上。
[0044]然后，掩模图案602形成在上电极100之上，如图6A所示。掩模图案可包括光致抗蚀剂图案或硬掩膜图案(例如，氧氮化硅、氧化硅、氧氮化硅和/或非晶碳层)。硬掩模图案602可通过侧壁间隔体工艺形成，其中硬掩膜层(一个或多个)形成在间隔开的牺牲结构上，继之进行硬掩膜层(一个或多个)的各向异性侧壁间隔体蚀刻以形成硬掩膜侧壁间隔体，之后去除牺牲结构。
[0045]掩模图案602用作蚀刻位于下面的上电极100、阻挡层210、存储元件118、结构404A/填充层部分404B和二极管110的掩模以形成在进出纸面方向延伸的轨道，如图6B所示。蚀刻的结构404A/填充层部分404B形成其中埋设电极202的绝缘材料204，如图2A、2B和6B所示。蚀刻优选停止在下阻挡层206上，从而阻挡层206和下电极101保留作为轨道，该轨道垂直于包含二极管和上电极的轨道延伸。然后，根据需要去除或保留装置中的掩模图案。
[0046]在一个可替换性实施例中，掩模图案602可在形成阻挡层210和上电极100层前形成在存储材料118之上。然后，掩模图案用于蚀刻存储元件118、结构404A/填充层部分404B和二极管110以形成柱。然后，去除掩模图案602，并且然后绝缘填充层形成在相邻的柱之间并且被平坦化。然后，阻挡层210和上电极100层形成在柱和平坦化的绝缘填充层之上，然后通过光刻和蚀刻图案化成轨道，轨道在图6B中在进出纸面的方向延伸。
[0047]在另一个可替换性实施例中，掩模图案602可在形成阻挡层210和上电极100层之前形成在存储材料118之上。然后，掩模图案用于蚀刻存储元件118、结构404A/填充层部分404B、二极管110、下阻挡层206和下电极101层101A、101B，以形成图6A中从左至右延伸的轨道(轨道之间的断开在图6A中进出纸面的方向)。然后，去除掩模图案602，然后绝缘填充层形成在相邻的轨道之间并且被平坦化。阻挡层210和上电极100层然后形成在轨道和平坦化的绝缘填充层之上。然后，阻挡层210和上电极100层通过光刻和蚀刻而图案化成轨道，轨道在图6B中进出纸面的方向延伸，而下层的存储元件118、结构404A/填充层部分404B、纳米-轨道电极202和二极管110轨道在相同的蚀刻步骤中图案化成离散的柱。蚀刻停止在下阻挡层206轨道上。
[0048]图7-8示出了用纳米-轨道电极制造存储装置的第二实施例方法。该方法与上面参考图4-6描述的第一实施例的方法相同，除了省略了各向异性间隔体蚀刻。因此，在第二实施例中，在采用上面参考图4A和4B描述的步骤形成图4B所示的结构后，省略了层402的间隔体蚀刻。在图4B的结构中，导电层402形成在结构404A的上表面之上(例如，在芯棒之上)、在结构404A的侧壁上、以及在结构404A之间，从而层402设置在暴露的上部二极管110表面上(或在图2A所示的二极管上的选择性阻挡层208的上表面上)。
[0049]然后，省略了侧壁间隔体蚀刻，并且导电层402通过CMP或回蚀刻被平坦化，从而从结构404A的上表面去除层402，而层402的水平部分205保留在二极管110之上并在结构404A之间，并且层402的垂直部分202保留在第一和第二结构的侧壁上，如图7A所示。
[0050]如果需要，绝缘填充层404B可在平坦化步骤前形成在层402之上。在此情况下，层404B与层402 —起被平坦化，从而平坦化的绝缘填充层部分404B保留为邻近纳米-轨道电极202的暴露侧(即层402的保留垂直部分202)且在保留水平部分205层402的上表面之上。因此，层402的保留连接垂直部分202和水平部分205形成导电“U”形状202/205/202 (例如，见图9和10)，其在相邻的结构404A之间是暴露的，并且在平坦化后用层404B的保留部分填充。
[0051]然后，该方法进行与上面参考图5B、6A和6B描述类似的方法。然后，存储元件118、阻挡层210和上电极层100形成在平坦化的结构之上，如图7B所示。然后，掩模图案602形成在上电极层100之上，如图8A所示。最后，如图8B所示，装置图案化成轨道和/或柱，类似于上面参考图6B描述的情形。这导致纳米-轨道电极202具有如图2B和8B所示的水平部分205。
[0052]图9和10示出了在如图7A所示的平坦化步骤后的平坦化的层402的显微照片。如图9所示，约llnm厚的多晶硅层402形成了在相邻结构404A的侧壁上的约llnm厚多晶硅纳米-轨道电极202和在所述结构之间的约llnm厚多晶硅水平部分205。比较而言，如图10所示，较薄的、约7nm厚多晶硅层402形成了在相邻结构404A的侧壁上的约7nm厚多晶硅纳米-轨道电极202和在所述结构之间的约7nm厚多晶硅水平部分205。
[0053]图11-15示出了集成纳米-轨道电极202为示范性三维非易失性存储装置的实施例方法。应注意，电极202可集成为其它的存储装置，并且下面的实施例不限制本发明的范围。
[0054]图11A至11F示出了三维示意图，说明形成第三实施例的装置中的各阶段。
[0055]参见图11A，第一装置层级包括由第一绝缘结构612分开的第一非易失性存储器轨道102。轨道102沿着线1在第一方向延伸。轨道102可包括半导体轨道，设置在转换材料轨道之上或之下，如下面参考图3A-3F和4A-4B所描述。在某些实施例中，轨道102设置在在第一方向延伸的第一导电性轨道512之上。
[0056]然后，第二导电层521可形成在第一装置层级之上，接着形成在第二导电层521之上的种子层291，例如半导体种子层，在种子层291之上的牺牲层231，以及在牺牲层231之上的选择性硬掩膜层251。
[0057]如图11B所示，然后，沿着线2在第二方向延伸的多个第二轨道712可通过图案化第一装置层级中的选择性硬掩膜层251、牺牲层231、种子层291、第一导电层521以及轨道102和612而形成。如图11B所示，多个第二轨道712至少部分地延伸在第一装置层级中，并且由轨道状开口 822彼此分开，轨道状开口 822至少部分地延伸在第一装置层级中。因此，蚀刻延伸通过第一和第二层级以在两个层级形成轨道。每个轨道712包括层521、291、231和251的轨道状部分522、292、232、252，如图11B所示。
[0058]转到图11C，然后，第二绝缘结构622可形成在开口 822中的多个第二轨道712之间。然后，可去除选择性硬掩膜层251和牺牲层231，以暴露种子材料轨道292。保留的多个轨道状开口 832位于第二绝缘结构622之间(见图11D)。
[0059]接下来，第二半导体轨道282形成在结构622之间的开口 832中的种子材料轨道292之上。第二半导体轨道282在第二方向于第二绝缘结构622之间延伸，并且设置在第一装置层级之上的第二装置层级中。在某些实施例中，种子材料轨道292和第二半导体轨道282形成第二二极管轨道212。
[0060]选择性生长第二半导体轨道282的步骤可包括选择性沉积半导体轨道282以部分地填充第二绝缘结构622之间的开口 832，从而在半导体轨道282之上留下凹陷82，如图11D所示。可替换地，选择性生长第二半导体轨道282的步骤可首先完全填充开口，接着例如通过选择性地蚀刻轨道282进行使第二半导体轨道282凹进的步骤以形成凹陷82。
[0061]在一个可替换性实施例中，半导体轨道282可通过非选择性沉积形成。在该方法中，半导体材料填充开口，并且设置在第二绝缘结构622的顶部之上。然后，半导体材料可通过回蚀刻或CMP被平坦化，从而与结构622的顶部齐平。半导体轨道282 (其也可称为第二二极管轨道212，如果省略了种子轨道292)然后可被凹进以形成轨道状开口 82，如图11D所示。在该实施例中，种子层291可省略，其中第二半导体轨道282围绕轨道状二极管的整个结构(S卩，第二二极管轨道212)。
[0062]接下来，如图11E所示，纳米-轨道电极202和绝缘材料204形成在第二二极管轨道212之上。纳米-轨道电极可采用上面描述的任何方法形成，例如通过图4A-6B所示的侧壁间隔体法或者图7A-8B所示且如上所述的平坦化法。
[0063]可替换地，纳米-轨道电极202可作为侧壁间隔体形成在第二绝缘结构622的侧壁上，如图16A所示。换言之，不是在第二绝缘结构622的突出部分之间形成分开的芯棒404A，然后在芯棒404A之上形成层402，而是省略芯棒404A。替代地，第二绝缘结构622的突出部分作为芯棒404A，并且层402形成在第二绝缘结构622之上。然后，层402经历如图5A所示的侧壁间隔体蚀刻或者如图7A所示的平坦化，以在第二绝缘结构622的突出部分的侧壁上形成纳米-轨道电极202。绝缘填充层404B可形成为邻近电极202的暴露侧壁，如图5A或7A所示。
[0064]在该构造中，纳米-轨道电极202设置为与第二绝缘结构622的突出部分的侧壁接触，如图16A所示。如果需要，电极202和绝缘材料204可被过平坦化或进一步回蚀刻以略微凹进于第二绝缘结构622的顶表面的顶部之下，从而允许转换材料222 (例如，存储元件118)形成在第二绝缘结构622之间，而不在第二绝缘结构622的顶部之上，如图16A所
/j、l Ο
[0065]接下来，转换材料222然后可形成在纳米-轨道电极202之上的轨道状开口或凹陷82以及二极管轨道212之上设置的绝缘材料204中，获得图11Ε和16Α所示的结构。材料222可选择性地与结构622的顶部平坦化。在某些实施例中，转换材料轨道222、纳米-轨道电极202和第二二极管轨道212形成第二非易失性存储器轨道232。此外，第三导电层531可形成在第二非易失性存储器轨道232和第二绝缘结构或轨道622之上，如图11F和16Β所示。
[0066]转到图11G和16C，第二非易失性存储器轨道232、设置在第二非易失性存储器轨道232之间的第二绝缘结构622和第三导电层531然后可图案化以形成多个第三轨道，所述多个第三轨道在第一方向延伸，并由轨道状开口彼此分开。继之以在多个第三轨道之间形成第三绝缘结构632，以形成由第二绝缘材料622和第三绝缘结构632分开的第二柱状非易失性存储单元203。结构632分开的层531的其余轨道状部分形成上轨道状电极。
[0067]因此，第三实施例的方法提供包括多个轨道232的装置层级，其中每个轨道232包括导体轨道522、设置在导体轨道522之上的半导体轨道212和宽度为15nm或更小的纳米-轨道电极202。轨道232可由绝缘结构622分开，并且轨道232在第一方向延伸。另一个导体层531形成在该装置层级之上。导体层531、纳米-轨道电极202和轨道232中的半导体轨道212图案化为形成多个另外的轨道203 (例如，包含柱状存储单元203的轨道)，在与第一方向不同的第二方向延伸。图案化将导体层531分成多个导体轨道，设置在在第二方向延伸的轨道203中。图案化也将半导体轨道212分成多个半导体柱213，从上面观察其具有矩形截面。最后，绝缘结构632形成在包含存储单元203的轨道之间。每个半导体柱213的顶部和底部(在其顶部上也包含电极202、绝缘材料204和转换材料222)电接触各导体轨道522、531。柱由其四侧上的绝缘结构围绕，从而绝缘结构622、632设置为邻近柱213的各侧壁。
[0068]可替换地，存储单元203的轨道图案化可在沉积第三装置的几层之后完成。在上面说明的实施例中，第二柱状非易失性存储单元203的每一个包括二极管213、电极202和设置在二极管之上的转换材料223。柱状单元203具有正方形或矩形的截面。
[0069]在某些选择性实施例中，转换材料223可设置在二极管213之下，如图12所示。在这些可替换性的实施例中，转换材料可形成在第二导电层522和选择性种子层291之间。第二二极管轨道可选择性地或非选择性地沉积在通过去除牺牲结构形成的开口中，以形成第二非易失性存储器轨道，第二非易失性存储器轨道包括设置在第二二极管轨道之下的转换材料轨道。在图案化第二非易失性存储器轨道和设置在第二非易失性存储器轨道之间的第二绝缘结构以形成多个第三轨道且在多个第三轨道之间形成第三绝缘结构632后，形成图12所示的获得结构。因此，如图11G和12所示，柱状非易失性存储单元103、203分别形成在第一和第二装置层级中。导电轨道512、522作为单元103的下电极和上电极，而轨道522、532作为单元203的下电极和上电极。
[0070]第一装置层级(例如，图11A所示结构的下部)可通过任何适当的方法形成。例如，第一装置层级可这样形成:形成装置层的堆叠，图案化装置层堆叠以形成轨道，并且在轨道之间形成绝缘结构。可替换地，第一装置层级也可通过镶嵌法形成。非限定性示例如图13A至13F所示，它们是示出各形成第一装置层级中各阶段的侧视截面图。
[0071]参见图13A,第一导电层511可形成在衬底100之上，接着形成在第一导电层511之上的种子层191和在种子层191之上的牺牲层131。
[0072]接下来，多个牺牲材料轨道132、种子材料轨道192和第一导电轨道512可通过蚀刻层511、191、131的堆叠而形成，从而使在图13B中的轨道721由轨道状开口 842分开。蚀刻可采用轨道状光致抗蚀剂掩模(未示出)执行。第一轨道状绝缘结构612可形成在多个轨道721 (其包括牺牲材料轨道132)之间的开口 842中，如图13C所示。
[0073]牺牲材料轨道132然后可例如通过灰化和选择性蚀刻被去除，在种子材料轨道192之上形成开口 812，如图13D所示。然后，第一半导体轨道182可选择性地沉积在第一绝缘结构612之间的种子材料轨道192之上。在某些实施例中，第一半导体轨道182和种子材料轨道192形成第一二极管轨道112。此外，第一半导体轨道182然后可通过选择性蚀刻而凹进，以在第一二极管轨道112之上形成轨道状开口 81，获得图13E所示的结构。可替换地，选择性沉积第一半导体轨道182的步骤可部分地填充开口 812，以在一个沉积步骤中在第一半导体轨道182之上形成凹陷(即轨道状开口 81)。
[0074]在另一个实施例中，第一半导体轨道182可通过非选择性沉积法形成。在该实施例中，种子材料层191可省略，并且第一半导体轨道182围绕轨道状二极管的整个结构(即第一二极管轨道112)。
[0075]转到图13F，转换材料轨道122然后可形成在凹陷81中的第一二极管轨道112之上，获得图13F所示的结构。轨道122可与结构612的顶部平坦化。转换材料轨道122和第一二极管轨道112形成非易失性存储器轨道102的结构。
[0076]在上面说明的实施例中，转换材料轨道122设置在第一二极管轨道112之上。可替换地，转换材料轨道122可形成在第一二极管轨道112之下。在这些科替换性实施例中，如图14A所示，转换材料层121可形成在第一导电层511和选择性种子层191或牺牲层131(如果省略层191)之间。在类似于图13B所示的牺牲层131和选择性层191图案化、类似于图13B所示形成绝缘结构612且类似于图13D所示去除牺牲结构131之后，第一二极管轨道212可选择性地或非选择性地沉积在通过去除牺牲结构形成的开口中。所形成的第一非易失性存储器轨道102包括设置在第一二极管轨道112之下的转换材料轨道122，如图14B所示。
[0077]接下来，如上所述，第二导电层521然后可形成在第一装置层级之上，获得图15A所示的结构。第二导电层521然后沉积在轨道122之上。该结构对应于图11A所示3D结构的下部。然后，如图11B-11GU2和16A-16C所示，第一非易失性存储器轨道102图案化为形成在第一装置层级中的多个第一非易失性存储单元103。每个单元103包括柱状二极管控制元件和在二极管之上或之下的柱状存储元件。
[0078]在一个可替换性实施例中，没有采用图11A-11G、12或16A-16C所示的实施例中说明的步骤，而是第一非易失性存储器轨道102、第一绝缘结构612和导电层521可被图案化而形成多个第二轨道，其间形成第二绝缘结构622，获得图15B所示的结构。所形成的柱状第一非易失性存储单元103的每一个包括二极管控制元件和设置在二极管控制元件之上或之下的转换材料的存储元件。第一非易失性存储单元103由第一绝缘轨道612和622的绝缘材料分开。第二导电轨道522在与第一导电轨道512不同的第二方向延伸。轨道512和522分别形成每个单元103的下电极和上电极。
[0079]因此，如图15B的可替换性方法所示，省略在两个装置层级采用图11B所示的相同的蚀刻步骤形成轨道的步骤。替代地，柱状装置通过仅蚀刻第一装置层级中的层和轨道而形成。
[0080]在第四实施例中，省略牺牲层(一个或多个)，并且半导体层(一个或多个)、纳米-轨道电极导电层402、转换材料层以及上和下导体层沉积在衬底之上。至少下导体层、转换材料层、纳米-轨道电极导电层和半导体层(一个或多个)图案化成轨道，然后轨道之间的间隔用绝缘填充材料填充。这些轨道然后在随后的图案化步骤中图案化成柱，在此期间，上部导体图案化成轨道。柱之间的间隔然后用另外的绝缘填充材料填充。
[0081]例如，第四实施例的方法可用于仅在单一装置层级形成轨道，如图17A-17C所示。如图17A所示，半导体层110 (例如，二极管110的p-1-n子层)形成在由绝缘填充结构622分开的下导体轨道522的顶部平面表面之上，如图15B所示。可替换地，层110可形成在衬底400之上。
[0082]纳米-轨道电极202、绝缘材料204和转换材料层/存储元件118然后采用图4A-6B或7A-8B所示的方法形成在半导体层110之上。纳米-轨道电极202、绝缘材料204、转换材料层/存储元件118和半导体层110然后通过光刻和蚀刻而图案化成轨道922，其与下导体轨道522在相同的方向延伸，如图17B所示。绝缘填充层642然后通过非选择性沉积和平坦化或通过选择性沉积形成在轨道522之间。
[0083]上导体层531然后沉积在绝缘填充层642和存储元件118的顶部平面表面之上。上导体层531、存储元件118、纳米-轨道电极202、绝缘材料204和半导体层110然后通过光刻和蚀刻图案化成轨道952，轨道952在与轨道922不同的方向(例如，垂直方向)延伸，如图17C所示。最后，第二绝缘填充层962然后通过非选择性沉积和平坦化或者通过选择性沉积形成在轨道952之间，也如图17C所示。这形成了柱存储单元913，其包含在下轨道状电极522/101和正交的上轨道状电极531/100之间的半导体二极管110、纳米-轨道电极202 (具有或没有选择性水平部分212)、绝缘材料204和存储元件118。另外的装置层级可通过重复上述的图17A-17C的步骤而形成在该装置层级之上。
[0084]第四实施例的方法也可用于在相同的光刻和蚀刻步骤中图案化多个装置层级中的轨道。例如，半导体层可与下层装置层级中的第二导体层、纳米-轨道电极层402和半导体轨道212/282 —起图案化以形成多层级轨道。这些多层级轨道包括半导体柱213、纳米-轨道电极202、绝缘材料204、转换材料222、上导体轨道532和上半导体轨道、以及下导体轨道522在与多层级轨道不同的方向延伸的一部分。绝缘填充结构642然后形成在多层级轨道之间，并且在半导体柱213、导体轨道532、纳米-轨道电极202、转换材料222和上半导体轨道之间延伸。
[0085]上导体层然后形成在多层级轨道和绝缘填充结构642之上。上导体层、纳米-轨道电极202和上半导体轨道被图案化而形成在第一方向延伸的多个上层级轨道，从而上半导体轨道分成上半导体柱，上半导体柱包含纳米-轨道电极和在柱顶部中的电阻转换材料，并且上导体层分成上导体轨道。最后，上绝缘填充结构形成在上层级轨道之间。
[0086]另外的层级然后可采用与上述类似的技术形成。例如，装置可包括4-8个层级，其中每个层级中的轨道状电极在相同的方向延伸，并且相邻测层级中的电极在垂直方向延伸。换言之，所有偶数层级上的电极优选在一个第一方向延伸，而所有奇数层级的电极在垂直的第二方向延伸。每个装置层级包括在下电极和上电极之间的柱状存储单元。
[0087]导电轨道512、522和532的导电材料可独立地包括本领域已知的任何一个或多个适当的导电材料，例如钨、铜、铝、钽、钛、钴、氮化钛或其合金。例如，在某些实施例中，优选钨以允许在相对高温下进行处理。在某些其它实施例中，铜或铝是优选材料。
[0088]结构612、622、632、642和962的绝缘材料可为任何的电绝缘材料，例如氧化硅、氮化硅、氧氮化硅或其它高_k绝缘材料。牺牲材料131和231可包括任何适当的牺牲材料，包括有机硬掩模材料，例如非晶碳或氮化硅材料。例如，牺牲材料可为非晶碳，并且硬掩模材料可为氮化硅。牺牲材料应具有与绝缘结构612和/或622不同的蚀刻特性以允许选择性蚀刻或灰化。
[0089]任何适当的半导体材料可用于结构110和213，例如硅、锗、硅锗或其它化合物半导体材料，例如II1-V、I1-VI族等材料。如上所述，半导体材料可通过任何适当的选择性或非选择性沉积法形成。在一个实施例中，第一和第二装置层级的至少一个中的半导体材料通过低压化学气相沉积(LPCVD)选择性沉积。例如，2008年7月11日提交的美国申请序列号N0.12/216，924或美国申请序列号N0.12/007, 781 (公开为美国公开申请2009/0179310A1)中描述的方法，通过引用全文结合于本文，可用于沉积多晶硅。可替换地，2005年6月22日提交的美国申请序列号N0.11/159，031 (其公开为美国公开申请2006/0292301A1)和2008年1月15日提交的美国申请序列号N0.12/007，780中描述的方法，通过引用全文结合于本文，可用于沉积锗。半导体材料可为非晶的、多晶的或单晶的。例如，该材料可包括多晶硅。选择性种子层材料可包括任何适当的半导体或硅化物种子材料，其允许选择性生长结构213的半导体材料。例如，种子层可包括多晶硅，以生长结构213的另外的多晶娃。
[0090]非易失性存储单元103和203可为一次可编程的(0ΤΡ)或可重写的。例如，每个柱二极管110可作为存储单元的控制元件，而转换材料可作为存储元件118 (即，通过改变电阻系数状态等来存储数据)，设置为与控制元件串联。二极管可具有下重掺杂η-型区域、选择性本征区域(非有意掺杂的区域)和上重掺杂Ρ-型区域。二极管的取向可翻转。二极管可这样形成:在η-型或Ρ-型材料上沉积本征半导体材料，接着在二极管的上部中注入η-型或ρ-型中的另一个的掺杂剂。可替换地，p-1-n 二极管的上部区域可通过在本征半导体材料上沉积掺杂的半导体材料而形成。
[0091]转换材料可为下述之一:反熔丝、熔丝、金属氧化物存储器，可转换复合金属氧化物、碳纳米管存储器，石墨烯电阻可转换材料(graphene resistivity switchablematerial)、碳电阻可转换材料、相变材料存储器，导电桥元件或可转换聚合物存储器。反熔丝介电层可为下面之一:氧化铪、氧化招、氧化钛、氧化镧、氧化钽、氧化钌、错娃氧化物、招硅氧化物、铪硅氧化物、铪铝氧化物、铪硅氧化物、锆硅铝氧化物、铪铝硅氧化物、铪铝硅氧氮化物、锆硅铝氧氮化物、氧化硅、氮化硅或其组合。
[0092]上面已经描述了形成一个、两个或三个装置层级的方法。在上述的第一、第二或第三存储器层级之上或之下可形成另外的存储器层级，以形成多于两个或三个装置层级的单片三维存储器阵列。
[0093]根据该公开的教导，预期本领域普通技术人员可容易地实施本发明。本文提供的各种实施例的描述相信提供了本发明的充分的理解和细节以使普通技术人员能够实施本发明。尽管某些支持电路和制造步骤没有具体描述，但是这样的电路和规程是熟知的，在实施本发明的上下文中这样步骤的具体变化不提供特别的优点。而且，相信据根据本公开的教导，本领域的普通技术人员能实施本发明而不需要过度的实验。
[0094]前述的详细描述仅描述了本发明很多可能实施方式中的几个。为此，此详细描述旨在是示例性的，而不是限制性的。本文公开的实施例的变化和修改可根据本文阐述的描述进行，而不脱离本发明的范围和精神。仅下面的权利要求，包括所有的等同物，用于限定本发明的范围。
【权利要求】
1.一种非易失性存储装置，包括多个非易失性存储单元，其中该非易失性存储单元的每一个包括: 第一电极； 二极管控制元件； 存储元件，设置为与该二极管控制元件串联； 第二电极；以及 纳米-轨道电极，宽度为15nm或更小。
2.如权利要求1所述的装置，其中， 该非易失性存储单元的每一个包括位于衬底之上的柱状存储单元； 该存储元件设置在该二极管之上或之下；以及 该存储元件和该二极管设置在该第一电极和该第二电极之间。
3.如权利要求2所述的装置，其中该纳米-轨道电极设置在该存储元件和该二极管之间的该柱状存储单元中。
4.如权利要求3所述的装置，其中， 该存储元件设置在该二极管之上； 该纳米-轨道电极的底部设置为与该二极管的上表面电接触； 该纳米-轨道电极的顶部设置为与该存储元件的下表面电接触； 该第一电极设置为与该二极管的下表面电接触；以及 该第二电极设置为与该存储元件的上表面电接触。
5.如权利要求4所述的装置，还包括绝缘材料，设置为邻近该纳米-轨道电极在该存储元件的该下表面和该二极管的该上表面之间的第一侧和第二侧。
6.如权利要求2所述的装置，其中该纳米-轨道电极设置在该第一电极或该第二电极之一和该存储元件或该二极管之一之间的该存储单元中，从而该纳米-轨道电极在该第一电极或该第二电极之一和该存储元件或该二极管之一之间提供电连接。
7.如权利要求1所述的装置，其中该纳米-轨道电极的宽度为2-15nm、高度为1-1OOnm和长度为lO-lOOnm，并且其中该宽度小于该长度。
8.如权利要求7所述的装置，其中， 该纳米-轨道电极包括导电材料，该导电材料选自多晶硅、金属或金属合金，作为减小存储单元中电流的串联电阻； 该二极管包括p-1-n 二极管； 该存储元件包括可转换金属氧化物、复合金属氧化物层、碳纳米管材料、石墨烯电阻可转换材料、碳电阻可转换材料、相变材料、导电桥元件或可转换聚合物材料的至少一个；该存储单元是可重写存储单元；以及该存储装置包括该存储单元的单片三维阵列。
9.如权利要求5所述的装置，其中， 该第一电极和该第二电极包括导体轨道； 每个柱状存储单元具有从上面观察的矩形截面； 该绝缘材料设置为邻近该存储单元的相对的第一侧和第二侧，并且在相邻的第一电极导体轨道之间延伸；以及 该绝缘材料还设置为邻近该存储单元的相对的第三侧和第四侧，并且在相邻的第二电极导体轨道之间延伸。
10.一种制造非易失性存储单元的方法，包括: 形成第一电极； 形成二极管控制元件； 形成第一结构； 在该第一结构之上形成导电层，从而该导电层在该第一结构的侧壁上的一部分形成宽度为15nm或更小的纳米-轨道电极； 形成存储元件；以及 形成第二电极。
11.如权利要求10所述的方法，还包括各向异性蚀刻该导电层以在该第一结构的该侧壁上形成侧壁间隔体，其中该纳米-轨道电极包括该侧壁间隔体。
12.如权利要求10所述的方法，还包括: 形成与该第一结构分隔的第二结构，从而该导电层形成在该第一结构和该第二结构的上表面之上、该第一结构和该第二结构之间、并且在该第一结构和该第二结构的侧壁上；以及 平坦化该导电层，从而从该第一结构和该第二结构的该上表面去除该导电层，而该导电层保留在该第一结构和该第二结构之间、以及在该第一结构和该第二结构的侧壁上。
13.如权利要求10所述的方法，其中该第一结构包括邻近该纳米-轨道电极的第一侧的第一绝缘结构。
14.如权利要求13所述的方法，还包括: 在该纳米-轨道电极之上以及在该第一绝缘结构之上形成绝缘填充层；以及平坦化该绝缘填充层，从而该平坦化的绝缘填充层仍邻近该纳米-轨道电极的该第二侦牝并且该纳米-轨道电极的上表面在该第一绝缘结构和该平坦化的绝缘填充层之间是暴露的。
15.如权利要求10所述的方法，其中， 该存储单元包括设置在衬底之上的柱状存储单元； 该存储元件设置在该二极管之上或之下；以及 该存储元件和该二极管设置在该第一电极和该第二电极之间。
16.如权利要求15所述的方法，其中， 形成该第一电极包括在该衬底之上形成该第一电极； 形成该二极管控制元件包括在该第一电极之上形成该二极管且该二极管与该第一电极电接触； 形成该第一结构包括在该二极管之上形成该第一结构； 形成该导电层包括在该第一结构与该二极管电接触的该侧壁上形成该纳米-轨道电极； 形成该存储元件包括在该第一结构和该纳米-轨道电极二者之上形成该存储元件且与该纳米-轨道电极电接触；以及 形成该第二电极包括在该存储元件之上形成该第二电极且该第二电极与该存储元件电接触。
17.如权利要求10所述的方法，其中该纳米-轨道电极设置在该第一电极或该第二电极之一和该存储元件或该二极管之一之间的该存储单元中，从而该纳米-轨道电极在该第一电极或该第二电极之一和该存储元件或该二极管之一之间提供电连接。
18.如权利要求10所述的方法，其中， 该纳米-轨道电极的宽度为2-15nm、高度为1-1OOnm和长度为1-1OOnm ; 该宽度小于该长度； 该纳米-轨道电极包括导电材料，该导电材料选自多晶硅、金属或金属合金，作为减小该存储单元中电流的串联电阻； 该二极管包括p-1-n 二极管；以及 该存储元件包括可转变金属氧化物、复合金属氧化物层、碳纳米管材料、石墨烯电阻可转换材料、碳电阻可转换材料、相变材料、导电桥元件或可转换聚合物材料的至少一个。
19.如权利要求10所述的方法，还包括: 提供包括多个第一轨道的第一装置层级，其中每个第一轨道包括在第一导体轨道中的该第一电极、设置在该第一导体轨道之上的第一半导体轨道、存储材料层和该纳米-轨道电极，该第一轨道由第一绝缘结构分隔，并且该第一轨道在第一方向延伸； 在该第一装置层级之上形成第二导体层； 图案化该第二导体层、该第一轨道中的该纳米-轨道电极和该第一轨道中的该第一半导体轨道以形成在第二方向延伸的多个第二轨道，该第二方向与该第一方向不同；以及在该第二轨道之间形成第二绝缘结构。
20.如权利要求19所述的方法，其中每个第二轨道包括: 多个第一柱，包括该二极管控制元件、该纳米-轨道电极和该存储元件；以及 在第二导体轨道中的该第二电极。
21.一种制造半导体装置的方法，包括: 提供包括多个第一轨道的第一装置层级，其中每个第一轨道包括第一导体轨道、设置在该第一导体轨道之上的第一半导体轨道和宽度为15nm或更小的纳米-轨道电极，该第一轨道由第一绝缘结构分开，并且该第一轨道在第一方向延伸； 在该第一装置层级之上形成第二导体层； 图案化该第二导体层、该纳米-轨道电极和该第一轨道中的该第一半导体轨道以形成在第二方向延伸的多个第二轨道，该第二方向与该第一方向不同；以及在该第二轨道之间形成第二绝缘结构。
22.如权利要求21所述的方法，其中， 图案化的步骤将该第二导体层分成多个第二导体轨道，设置在在该第二方向延伸的该第二轨道中； 图案化的步骤将该第一半导体轨道分成多个第一半导体柱； 每个第一半导体柱的底部电接触一个第一导体轨道； 每个第一半导体柱的顶部电接触一个第二导体轨道； 每个第一半导体柱具有从上面观察的矩形截面； 一个第一绝缘结构设置为邻近第一半导体柱的第一侧壁； 另一个第一绝缘结构设置为邻近该第一半导体柱的第二侧壁，该第二侧壁设置为与该第一侧壁相对； 一个第二绝缘结构，设置为邻近该第一半导体柱的第三侧壁，该第三侧壁设置在该第一侧壁和该第二侧壁之间；并且 另一个第二绝缘结构设置为邻近该第一半导体柱的第四侧壁，该第四侧壁设置为与该第三侧壁相对。
23.如权利要求22所述的方法，还包括在第二装置层级中形成第二半导体层，该第二装置层级设置在该第一装置层级之上。
24.如权利要求23所述的方法，其中， 图案化的步骤包括图案化第二半导体层，同时图案化该第二导体层、该纳米-轨道电极和该第一半导体轨道以形成该第二轨道； 该第二轨道包括该第一半导体柱、该第二导体轨道、该纳米-轨道电极和第二半导体轨道；以及 该第二绝缘结构在该第一半导体柱、该第二导体轨道、该纳米-轨道电极和该第二半导体轨道之间延伸。
25.如权利要求24所述的方法，还包括: 在该第二轨道和该第二绝缘结构之上形成第三导体层； 图案化该第三导体层、该纳米-轨道电极和该第二半导体轨道形成在该第一方向延伸的多个第三轨道，从而该第二半导体轨道分成第二半导体柱，并且该第三导体层分成第三导体轨道；以及 在该第三轨道之间形成第三绝缘结构。
26.如权利要求23所述的方法，还包括: 图案化该第二半导体层以形成在该第二方向延伸的第三轨道；以及 在该第三轨道之间形成第三绝缘结构。
27.如权利要求26所述的方法，还包括: 在该第三轨道和该第三绝缘结构之上形成第三导体层； 图案化该第三导体层、该第三绝缘结构和第三轨道以形成在该第一方向延伸的多个第四轨道，每个第四轨道包括第四导体轨道和多个第二半导体柱，该多个第二半导体柱设置在该第二导体轨道和该第三导体轨道之间；以及在该第四轨道之间形成多个第四绝缘结构。
28.如权利要求22所述的方法，其中， 该半导体装置包括具有多个非易失性存储单元的非易失性存储装置； 该第一装置层级还包括该设置在该第一半导体柱的每一个之上或之下的该多个非易失性存储单元之一的存储元件； 每个第一半导体柱包括该多个非易失性存储单元之一的二极管控制元件； 每个第一导体轨道包括该多个非易失性存储单元的下电极； 每个第二导体轨道包括该多个非易失性存储单元的上电极。
29.如权利要求28所述的方法，其中每个纳米-轨道电极设置在该存储元件和该二极管之间的相应的非易失性存储单元中。
30.如权利要求28所述的方法，其中每个纳米-轨道电极设置在该存储元件或该二极管之一和该上电极或该下电极之一之间的相应的非易失性存储单元中。
【文档编号】H01L27/24GK104303308SQ201380014814
【公开日】2015年1月21日 申请日期:2013年1月10日 优先权日:2012年1月23日
【发明者】J.K.卡伊, H.奇恩, G.玛塔米斯, V.R.普鲁亚思 申请人:桑迪士克3D有限责任公司