本发明是有关于一种制造存储器单元的方法，且特别是有关于一种通过熔化局限空间中的具有相变元件的存储器单元及其形成方法。
背景技术：
：：多数的相变材料被称为GST，因为他们是以GexSbyTez材料成分为基础。GST材料亦可包括例如SiO2-GST的添加物，以下有时称为添加物GST。相变存储器单元已被设计成：有一很小体积的相变材料与顶与底电极的其中一个接触。这用于将存储单元的有源区域局限至一小体积的材料，藉以降低操作所需要的功率并改善速度。一种型式的存储单元(有时被称为微孔型存储单元)是通过制作出形成通过一绝缘层到达一电极的开口部的一小毛细孔，并以相变材料填满毛细孔而形成。毛细孔的尺寸对存储单元而言可以是一临界尺寸。对非常小的毛细孔而言，可能是难以一致地并均匀地填满一存储器阵列中的毛细孔。吾人已发现到，可能通过使用一原子层沉积(ALD)工艺或一化学气相沉积(CVD)工艺而以某些相变材料填满一非常小的开孔，大约17nm×7.5nm×30nm深。然而，目前通过使用已知的等离子体气相沉积(PVD)工艺而以相变材料填满这样的小开孔并不实际。有关ALD工艺的其中一项问题是为很难控制相变材料成分。又，不可能使用ALD或CVD连同许多与相变材料一起被使用的添加物。技术实现要素：有鉴于此，本发明提供了一种形成具有一相变元件的一存储器单元的方法可被实现如下：一绝缘体是形成在一底电极上面，绝缘体具有一个从绝缘体的一表面延伸至底电极的开孔；开孔定义一个从此表面延伸至底电极的孔洞并具有一孔洞体积；相变材料的体积是被局限在绝缘体的一表面上的一限制结构内部并覆盖开孔；相变材料的特征为：当被熔化了一特征百分比时的体积的膨胀；孔洞体积是小于限制结构内部的相变材料的体积的特征百分比；相变材料是被加热，藉以导致相变材料扩张进入开孔中，以能在相变材料的膨胀进入开孔中之时，使相变材料变成电性连接至底电极；一顶电极是形成在相变材料上面并电性连接至相变材料。此方法的某些例子可包括下述一个或多个。加热以扩张相变材料可包括熔化相变材料。相变材料，例如包括一GexSbyTez材料，其可能被溅射在绝缘体的表面上并覆盖开孔。选择性地刻蚀步骤可能是刻蚀U形介电材料层通过第一支脚、底层以及U形介电材料层的第二支脚的一部分以建立一J形开孔。此方法可更包括形成一底接触部(其包括一主要部分、下部及一具有一缩小横向尺寸的上部延伸)，并从上部延伸与绝缘体中的开孔移除上部延伸的一部分以建立底电极。相变材料可能被局限在一覆盖材料、绝缘体的表面与开孔之间，其中覆盖材料的特征为：(1)比相变材料更高的熔化温度，(2)于相变材料的熔化温度下有足够抗拉强度，用于确保相变材料在该相变材料加热步骤期间移动进入开孔中。此方法的另一例可包括下述。一相变材料可被沉积在绝缘体的表面上并覆盖开孔。一第一覆盖材料可被沉积于相变材料上以形成一材料叠层体。一掩模可形成于覆盖于开孔上的材料叠层体的一部分上。未被掩模所覆盖的材料叠层体的部分可被移除以建立一被刻蚀材料叠层体。又，一第二覆盖材料可被沉积于被刻蚀材料叠层体上并至绝缘体的表面之上。在此方法的更进一步的例子中，绝缘体形成步骤可包括下述。一开口部可形成于绝缘体中到达底电极，开口部具有沿着绝缘体的多个侧壁以及沿着底电极的一底部。一第一介电材料可沉积在开口部的侧壁及底部上以建立一材料层及一缩小尺寸开口部，材料层具有沿着底电极的一底层以及沿着绝缘体的第一与第二支脚，而缩小尺寸开口部是被U形介电材料层所界限。一第二介电材料可沉积在缩小尺寸开口部中。U形介电材料层的一部分可通过U形介电材料层的第一支脚与底层而选择性地被刻蚀以建立开孔。具有一相变元件的一存储器单元的一例子包括下述。一底电极具有一接触面。一绝缘体位于底电极的接触面上并具有一对向表面。绝缘体中的一开孔从底电极的接触面延伸至绝缘体的对向表面。开孔具有第一与第二截面。第一截面包括一个从对向表面延伸至底电极的接触面的第一支脚。第二截面包括一个横向于第一支脚并沿着底电极的接触面延伸的基底元件。第二截面具有从第一支脚延伸的一第一末端部分及一第二末端部分。第一支脚与第二截面的第一末端部分实质上是以相变存储器材料填满。第二末端部分实质上没有相变存储器材料。一顶电极是位于相变材料上面并电性连接至相变材料。具有一相变元件的存储器单元的某些例子可包括下述一个或多个。第二部分可包括一第二支脚，而基底元件位于第一支脚及第二支脚之间。基底元件可构成整个第二截面。第二末端部分可包括一空的体积区域。在第二支脚之内的相变材料可能与对向表面隔开。相变存储器材料可包括一GexSbyTez材料。本发明的其他特征、实施样态及优点可在检阅图式、详细说明以及下述权利要求范围时看出。附图说明图1为可依据以下所讨论的方法及技术制造出的一存储器单元的一例的整体视图。图2-图14是绘制构成一系列的图标，其绘示用于形成如在图1中的一相变元件的一第一方法中的阶段。图2显示形成在一第一介电层之中的一底电极。图3显示形成于底电极的上端上的一第一掩模。图4显示刻蚀图3的构造的一结果，藉以建立一具有一上部延伸的底电极。图5显示于图4的构造中有一绝缘体在底电极上面的结构示意图。图6显示平坦化图5的构造的结果。图7显示图6的构造在下电极的上部延伸的一部分已被刻蚀以建立一模穴或开孔之后的结构示意图。图8显示沉积一相变材料以覆盖开孔的结果。图9显示图8的构造在以一第一覆盖材料覆盖相变材料层，接着形成覆盖于开孔上的一第二掩模之后的结构示意图。图10显示修整之后的图9的构造，以建立一修整的材料叠层体。图11显示图10的构造在第二掩模已被移除且一第二覆盖材料已被沉积以在相变材料上面形成一限制结构之后的结构示意图。图12显示加热图11的构造以熔化相变材料，藉以导致相变材料扩张并填满开孔的结果示意图。图13显示对图12的构造进行平坦化之后的结构示意图。图14显示在图13的构造中形成一顶电极之后藉以形成一存储器单元的结构示意图。图15-图22是绘制构成一系列的图标，其绘示用于形成如在图1中的一相变元件的一第二方法中的阶段。图15显示一个形成在一绝缘体之中向下至底电极的开口部。图16显示使一第一介电材料沉积在图15的开口部的侧壁及底部之后的结构示意图。图17显示在平坦化图16的构造以建立一U形介电材料层(界定一缩小尺寸开口部于其中)之后的结构示意图。图18显示在图17的构造中以一第二介电材料填满缩小尺寸开口部，接着以一刻蚀掩模覆盖U形介电材料层的一第一支脚之后的结构示意图。图19显示刻蚀U形介电材料层以建立一J形开孔的结果。图20显示在对图19的构造进行对应上述关于图8-图11的相关步骤处理之后的结构示意图。图21显示在图20的构造中进行对应于图12的加热步骤与图13的平坦化步骤，藉以导致相变材料形成在J形开孔内的步骤之后的结构示意图。图22显示在图21的构造中将一顶电极形成在J形开孔中的相变材料上面并与之电性连接之后，藉以形成一存储器单元的结构示意图。图23为包括一交点存储器阵列的存储器单元的一集成电路的简化方块图。【符号说明】10：存储器单元12：底接触部14：第一介电层18：加热器电极20、21、90：横向尺寸22：长度24、85：相变元件26：顶电极30：第一掩模32、89：上端34：第二介电层36：绝缘体38、91：上表面40、82：开孔42、47、84：相变材料/相变材料层44：第一覆盖材料46：材料叠层体48：第二掩模50：修整的材料叠层体52：第二覆盖材料54：限制结构60：开口部62：侧壁64：底部66：介电材料68：U形介电材料层/介电材料层70：底层72、86：第一支脚74、87：第二支脚76：缩小尺寸的开口部78：第二介电材料79、81、83：开孔部分80：刻蚀掩模88：基底元件92、96：高度94：厚度190：交点存储器阵列201：集成电路214：字线(列)译码器216：字线218：位线(行)译码器220：位线222：总线224：方块226：数据总线228：数据输入线230：电路232：数据输出线234：控制器236：偏压配置电源电压具体实施方式下述说明一般将参考具体构造实施例及方法。吾人应理解到并未意图将本发明限制于详细揭露的实施例及方法，但本发明可能通过使用其他特征、元件、方法及实施例而实行。较佳实施例是被描述以说明本发明，而非限制其由随附权利要求范围所定义的范畴。那些熟习本项技艺者将认定针对下述说明的各种等效变化。各种实施例中的相同的元件其元件符号通常以相同的数字标记。包括GexSbyTez材料成分(于此称为GST)的多数相变材料，当于其熔化温度下从一固相转变至一液相时，体积量显着的增加。这对于包括例如SiO2-GST的添加物的至少某些GST材料而言亦是真实的。在一完全非晶态中的公式Ge2Sb2Te5的GST于室温下具有5.86g/cm3的密度，在一面心立方(FCC)晶体结构中，于室温下具有6.27g/cm3的密度，以及在一六方紧密堆积(HCP)晶体结构中，于室温下具有6.42g/cm3的密度。于630℃的熔化温度下，相同的GST材料具有5.65g/cm3的密度。因此，在GST中以及在多数相变材料中，在从一固相转变至其液相之时，相变材料的体积显着的增加。某些材料在被加热纵使未被加热至一真正的液体状态时，仍将轻易地流动。在本申请案中，熔化将包括下述情况：已被加热至一可流动状态的材料，而无关此材料是否已被加热至一液体状态。图1为依据以下所讨论的方法及技术被制造的一存储器单元10的一例的整体视图。存储器单元10包括一个在一第一介电层14之内的底接触部12，其可以由二氧化硅所构成。底接触部12是与一加热器电极18接触，于此例子中加热器电极18向上延伸。加热器电极18具有相对于底接触部12的横向尺寸21缩小的横向尺寸20。在一例中，横向尺寸20大约是7.5nm，而底接触部12的横向尺寸21大约是20nm。在图1的例子中，加热器电极18具有大约22nm的长度22。一相变元件24从加热器电极18延伸并具有一类似于加热器电极18的剖面形状。因此，加热器电极18与相变元件24之间的界面提供一缩小的接触面积，藉以集中位于相变元件24与加热器电极18之间的界面的电流流动。加热器电极18可以由氮化钛(例如锡)、氮化钽(TaN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、其他金属(包括钨)、金属氧化物、选自于TaxNy(于此x/y比率大于1)、Ta、W、硅化钨、Pt、Ru、RuO2、Ir以及IrO2等等的群组的材料所构成。底接触部12可以是钨或其他金属、具有一硅化物罩(silicidecap)的硅、硅化物(WSi、CoSi、NiSi等)或金属(W、Al、Cu、金属的组合等)。底接触部12及加热器电极18可以由相同或不同的材料所构成。相变元件24可以用一种具有或不具有添加物的GexSbyTez材料(有时被称为GST)制造出。一般由锡所构成的一顶电极26是在相变元件24上面且被电性耦接至相变元件24。虽然于此例子中，相变元件24被显示成直接接触加热器电极18及顶电极26，但在相变元件24与顶电极26之间以及在相变元件24及加热器电极18之间可能使用例如锡的界面材料。设置在上方的顶电极26与下方的底接触部12及介电层14之间的图1中的开放区域，通常是以例如二氧化硅、氮化硅或氮氧化硅的一绝缘材料填满。图2-图14是绘制构成一系列的图标，其绘示用于形成一存储器单元(例如图1中的存储器单元10)的一相变元件的一第一方法中的阶段。图2显示形成在第一介电层14之中的底接触部12。图3显示一个形成于底接触部12的上端32上的第一掩模(mask)30。图4显示刻蚀图3的构造的结果，用于建立一个从掩模30延伸的加热器电极18，其余底接触部12并未被刻蚀。加热器电极18具有一个在大约1.5nm至9nm的范围内的横向尺寸20，且在一个例子中大约是7.5nm。图5显示在图4的构造中，使一第二介电层34沉积在图4的构造上，藉以形成在底接触部12上面的一绝缘体36之后的结构示意图。于图6中，图5的构造已被平坦化，用于建立一个在绝缘体36上的上表面38。接着，下电极的上部延伸的一部分已被刻蚀，用于建立一模穴或开孔40，如图7所示。接着，如图8所示，一相变材料的一层42是譬如通过溅射至绝缘体36的上表面38之上而沉积，藉以覆盖开孔40。如在图8中以参考数字45提出的，在这个工艺期间，层42的某些相变材料可能延伸进入开孔40中。因为开孔40的尺寸小，所以相变材料并未填满此开孔。图9显示图8的构造在以一第一覆盖材料44覆盖相变材料的层42以形成一材料叠层体46之后的结构示意图。材料叠层体包括相变材料层42的相变材料47与第一覆盖材料44。一第二掩模48接着被形成在覆盖在开孔40上面的材料叠层体46的一部分上面。于图10中，显示修整图9的构造中未被第二掩模48所覆盖的材料叠层体46的部分，以建立一修整的材料叠层体50之后的结构示意图。在图10的构造中，当第二掩模48已被移除之后，且在一第二覆盖材料52已被沉积至修整的材料叠层体50与绝缘体36的上表面38之上之后，其结构示意图被显示于图11中。结果是一限制结构54形成在相变材料47上面，如图11所示。图12显示将图11的构造加热(以图中的箭头表示)至足以熔化相变材料47的温度，藉以导致相变材料扩张并填满开孔40，直到其变成电性连接至加热器电极18为止的结果。开孔40的填满以能使相变材料47接触加热器电极18的完成，因下述几个原因而是可能的。相变材料47的特征为在被熔化了一特征百分比时的体积的膨胀。开孔40的体积小于限制结构54内部的相变材料的体积的特征百分比。因此，当相变材料47被加热藉以导致相变材料扩张进入开孔40中时，相变材料47的体积的增加是足够能使相变材料47变成电性连接至加热器电极18。既存在腔室内的真空条件有助于确保相变材料47接触加热器电极18。液态相变材料42具有一高流动性，其可使其填满进入开孔40中并接触加热器电极18。又重要的是包围相变材料42的覆盖材料44、52在这个加热步骤期间并未改变，以能使膨胀的相变材料42只可以流入开孔40中。第一与第二覆盖材料44、52最好是由下述材料所构成，这些材料具有：(1)比相变材料47更高的熔化温度，以及(2)于相变材料的熔化温度下有足够抗拉强度，用于确保相变材料在熔化之时移动进入开孔40中。足够抗拉强度可以是所使用的特别的单一或多种覆盖材料与覆盖材料的厚度及其他组态的两种材料特性的函数。适合应用于第一覆盖材料44的覆盖材料的例子包括氮化钛、SiN及SiO2，而适合应用于第二覆盖材料52的覆盖材料的例子包括氮化硅、高应力SiN以及低温SiN加高温SiN。举例而言，已成功应用的实施例之一，是利用由锡所构成的第一覆盖材料44与由SiN所构成的第二覆盖材料52，第一覆盖材料44有70nm的厚度，而一第二覆盖材料52具有100nm的平均厚度，其熔化温度高于相变材料47的熔化温度大约700℃。图13显示对图12的构造进行平坦化，以移除绝缘体36的上表面38上面的限制结构54及相变材料47用于建立相变元件24之后的结构示意图。于图14中，显示在图13的构造中，在形成接触相变元件24的顶电极26，并将其局限在绝缘体36中的开孔内之后的结构示意图。所产生的存储器单元10类似于图1的存储器单元10。图15-图22是绘制构成一系列的图标，其绘示用于形成一存储器单元10但其中一相变元件85在一J形开孔82之内的一第二方法中的阶段。图15显示在一底接触部12上面的一绝缘体36连同一个形成在绝缘体之中向下至底电极的开口部60。开口部60具有一个沿着绝缘体36的侧壁62及沿着底接触部12的底部64。如图16所示，一第一介电材料66沉积在图15的构造的开口部60的侧壁62与底部64上。图17显示在平坦化图16的构造以建立一U形介电材料层68之后的结构示意图，U形介电材料层68具有沿着底接触部12的一底层70以及沿着绝缘体36的第一与第二支脚72、74。介电材料层68定义一缩小尺寸的开口部76于其中。于图18中，显示在图17的构造中以一第二介电材料78填满缩小尺寸的开口部76之后的结构示意图。接着，U形介电材料层68的第一支脚72是由一刻蚀掩模80所覆盖。图19显示刻蚀图18的构造通过层68的第二支脚74的开放上端的结果。此举沿着第二支脚74、底层70以及第一支脚72的一部分移除第一介电材料66，用于建立包括开孔部分79、81及83之一J形开孔82。所产生的构造包括限制结构54，限制结构54包括第一覆盖材料44与第二覆盖材料52，其中相变材料47覆盖位于第二支脚74的J形开孔82的开放端。图20显示在对图19的构造进行对应上述关于图8-图11的相关步骤处理之后的结构示意图，亦即沉积相变材料47的一层42，形成一个包括相变材料47及第一覆盖材料44的材料叠层体46，形成一第二掩模48使其覆盖在开孔40上面，修整材料叠层体46，移除第二掩模48，以及沉积一第二覆盖材料用于建立一限制结构54。图21显示在图20的构造中进行对应于图12的加热步骤与图13的平坦化步骤，藉以导致相变材料84在J形开孔82之内的步骤之后的结构示意图。在某些例子中，相变材料84将不会完全填满J形开孔82。如上所述，相变材料47在被熔化了一特征百分比时的特征在于体积的膨胀。至少开孔部分79的体积，而某些例子开孔部分79及81或开孔部分79、81及83的体积是小于限制结构54内部的相变材料的体积的特征百分比。因此，当相变材料47被加热藉以导致相变材料扩张进入开孔82时，相变材料47的体积的增加程度足够能使相变材料47变成电性连接至底接触部12。图22显示在图21的构造中将一顶电极26形成在J形开孔82中的相变材料84上面并接触相变材料84之后的结构示意图，藉以形成一个具有一J形相变元件85的存储器单元10。J形相变元件85包括一第一支脚86、一第二支脚87以及一个连接第一与第二支脚的下端的基底元件88。第一支脚86的上端89延伸至绝缘体36的上表面38。基底元件88被电性连接至底接触部12；于此例子，基底元件88直接接触底接触部12。于一个例子中，J形相变元件85的第一与第二支脚86、87的每一个的横向尺寸90大约是6nm至15nm(例如大约8nm)，而第一支脚86的高度92大约是25nm至35nm(例如大约30nm)。第二支脚87的高度96小于第一支脚86的高度92，以能使第二支脚87的上端并未到达上表面91。J形相变元件85的基底元件88的厚度94大约是12nm至30nm，例如大约20nm。如朝一垂直于图的平面的方向所测量的，相变材料84的深度(是与图1的长度22相同)大约是18nm至35nm，例如大约22nm。小的局限存储单元有时具有一相当高的SET电阻，其可导致一个″难以SET"的问题关键所在。J形相变元件85的使用可降低SET电阻，且亦可使切换窗口变宽。因为J形相变元件85的基底元件88与底接触部12之间的大的接触面积，J形相变元件85可显现比已知的局限相变构造更好的可靠度。在某些例子中，相变元件85可能只包括第一支脚86以及基底元件88的全部或一部分，以能使其一般是L形的。在这种例子中，与支脚72中的介电材料66邻接的开孔部分83并未以相变材料填满；这在开孔部分83以及在某些例子中开孔部分81的一部分两者中建立空的体积区域(volumeregion)。在某些例子中，这种空的体积区域可以是制造条件(包括在处理期间，在开孔82内的真空的电平)的结果。然而，这种例子将仍然维持由基底元件88与相变元件85之间的大的接触面积所创造的益处。如于本申请案所使用的，在有或没有一第二支脚的情况下，一般L形相变元件包括具有一第一支脚及一基底元件的相变元件。图23为包括一交点存储器阵列190的存储器单元10的一集成电路201的简化方块图。于此例子中，每个存储器单元10是与未显示的一种二极管存取装置一起被使用。一字线(列)译码器214被耦接至多条字线216并与其电气连通。一位线(行)译码器218是与多条位线220电气连通，用于从阵列190中的存储器单元10读取数据，并写入数据至阵列190中的存储器单元10。在总线222上的地址被供应给字线译码器214及位线译码器218。方块224中的感测放大器及数据输入构造是经由数据总线226而耦接至位线译码器218。数据是经由一条数据输入线228而从集成电路201上的输入/输出端，或从集成电路201内部或外部的其他数据源被供应给方块224中的数据输入构造。其他电路230可能被包括在集成电路201上，例如一通用处理器或特殊用途的应用电路，或提供由阵列190所支持的系统单芯片(system-on-a-chip)功能性的模块的组合。数据是经由一条数据输出线232而从方块224中的感测放大器被供应给集成电路201上的输入/输出端，或供应给集成电路201内部或外部的其他数据目标。一个通过使用一偏压配置状态机器被实施于此例子中的控制器234控制偏压配置电源电压236(例如，读取、编程及编程验证电压)的施加。控制器234可能通过使用如已知技艺已知的特殊用途的逻辑电路而实施。在另一实施例中，控制器234包括一通用处理器，其可能被实施在相同的集成电路上，用于执行一计算机程序来控制此装置的操作。在又其他实施例中，特殊用途的逻辑电路及一通用处理器的组合可能被利用于控制器234的实行。相变材料的实施例包括以硫属为基础的材料及其他材料。硫族元素(chalcogen)包括下述四元素的任一者：氧(O)、硫磺(S)、硒(Se)以及碲(Te)，藉以形成周期表VIA族的一部分。硫族化合物(chalcogenide)包括一硫族元素与一更正电性元素或自由基(radical)的化合物。硫属合金包括硫族化合物与例如过渡金属的其他材料之结合。一硫属合金通常包括一个或多个来自元素周期表的IVA族的元素，例如锗(Ge)及锡(Sn)。通常，硫属合金包括锑(Sb)、镓(Ga)、铟(In)及银(Ag)之一个或多个的结合。许多以相变为基础的存储材料已经被描述于技术文件中，包括下列合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S。在Ge/Sb/Te的合金家族中，大范围的合金成分是可行的。这些成分可表示为：TeaGebSb100-(a+b)。一位研究员已描述出最有用的合金为在沉积材料中具有Te的平均浓度较佳为低于70％，典型地低于大约60％，而一般范围从低至大约23％高至大约58％的Te，且最好是大约48％至58％的Te。Ge的浓度大约高于5％，且在此材料中的平均范围从大约最低的8％至大约30％，一般维持低于50％。最好是，Ge的浓度范围从大约8％至大约40％。于此成分中的主要组成元素的其余部分为Sb。这些百分比为合计100％的组成元素的原子的原子百分比。(Ovshinsky5,687,112专利，第10-11栏)。由另一位研究员所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4以及GeSb4Te7(NoboruYamada,"PotentialofGe-Sb-TePhase-ChangeOpticalDisksforHigh-Data-RateRecording)″，SPIEv.3109，pp28-37(1997))。更一般而言，例如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)以及其混合物或合金之一过渡金属可能与Ge/Sb/Te结合以形成一具有可编程电阻式特性的相变合金。在Ovshinsky‘112第11～13栏中提及可能有用的存储器材料的特定例子，这些例子系藉此并入以作参考。在某些实施例中，硫族化合物以及其他相变材料系掺杂有杂质或包括杂质的添加物，以修正其导电性、转移温度(transitiontemperature)、熔化温度以及其他使用掺杂硫族化合物的存储元件的特性。用于掺杂硫族化合物的代表性杂质包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛以及钛氧化物，请参见美国专利6,800,504号以及美国专利7,893,419号。相变材料是能够在存储单元的有源通道区中依其局部顺序(localorder)在一第一构造状态与一第二构造状态之间转换，于第一构造状态中，材料通常处于高电阻率的非晶固相，而于第二构造状态中，材料通常处于低电阻率的结晶或多晶硅固相。这些材料至少为双稳态(bistable)。专门用语″非晶″是用于表示一相对较低的有序结构，比单晶更无次序性，且具有可侦测的特征，例如比晶相更高的电气电阻值。专门用语″结晶″是用于表示一相对更有序结构，比在一非晶结构中更有次序性，且具有可侦测的特征，例如比非晶相更低的电气电阻值。一种形成硫属材料的例示方法使用PVD-溅射或磁控溅射(magnetron-sputtering)法，利用Ar、N2及/或He等的气体源，压力为1mTorr～100mTorr。此沉积通常在室温下进行。可使用具有1～5的宽高比的准直器以改善填入性能。为了改善填入性能，亦可使用几十伏到几百伏的DC偏压。另一方面，可同时使用DC偏压与准直器的组合。一种使用化学气相沉积(CVD)形成硫属材料的例示方法被揭露于美国公开号2006/0172067名称为"ChemicalVaporDepositionofChalcogenideMaterials"，于此处并入参考。另一种使用CVD形成硫属材料的例示方法被揭露于Lee等人的"HighlyScalablePhaseChangeMemorywithCVDGeSbTeforSub50nmGeneration，2007SymposiumonVLSITechnologyDigestofTechnicalPapers，pp.102-103″。在真空中或在N2环境中可选择地执行一沉积后回火处理，用于改善硫属材料的结晶态。回火温度的范围一般从100℃至400℃，回火时间小于30分钟。添加物可通过共同溅射，或通过其他方法而被包括在相变材料中。上述说明可能已使用例如之上、之下、顶端、底部、在上面，在下面等等的专门用语。这些专门用语可能使用于说明及权利要求范围中以协助理解本发明，且未被使用成具有限制意义。虽然参考上述较佳实施例及例子揭露了本发明，但吾人应理解到这些例子是意图成为例示而非限制意义。期待熟习本项技艺者将想到这些修改及组合，其中修改及组合将是在本发明的精神以及随附权利要求范围的范畴之内。举例而言，在某些例子中，图15中的开口部60可以是直接通过绝缘体36到达底接触部12而形成的一狭小开口部，其将作为开孔40；相变元件24将通过使用上面概述的相同的基本步骤而形成在狭小开口部之中。当前第1页1 2 3 当前第1页1 2 3