SiC基器件的栅介质层结构及栅介质层的形成方法与流程

本发明属于半导体技术领域，尤其涉及一种SiC基器件的栅介质层的形成方法和SiC基器件的栅介质层结构。

背景技术：

碳化硅(SiC)是一种性能优异的宽禁带半导体材料，不但具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，而且还具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。因此，SiC可用于研制高温、大功率、高频功率器件。

目前，SiC基MOS功率器件的绝缘栅介质层主要通过高温热氧化SiC表面，形成SiO₂介质层，再进行退火处理。但是，热氧化SiC衬底而形成的SiO₂层的介电常数和SiC相比较低，使得SiO₂内部的场强比SiC衬底高，常常导致SiO₂比SiC先被击穿，显示不出SiC材料的优越性。其次、SiO₂与SiC衬底之间有较多的界面态，界面态对载流子的散射导致MOS器件沟道的载流子迁移率比SiC体材料低一个数量级，另外，由于SiC表面高温氧化后，还有大量碳颗粒残余，SiO₂介质层质量偏差，SiC基MOS器件的电子迁移率及可靠性得不到保障。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种SiC基器件的栅介质层的形成方法，该形成方法可以提高SiC基器件的抗击穿能力和稳定性。

本发明的另一个目的在于提出一种采用该形成方法形成的SiC基器件的栅介质层结构。

为达到上述目的，本发明一方面实施例提出一种SiC基器件的栅介质层的形成方法，该形成方法包括以下步骤：提供SiC衬底；在所述SiC衬底之上形成氧化硅层；在所述氧化硅层之上形成金属层；对所述金属层进行热处理以形成金属氧化物层；以及在所述金属氧化层之上形成栅电极。

根据本发明实施例的SiC基器件的栅介质层的形成方法，通过在SiC衬底之上形成氧化硅层，进而在氧化硅层之上形成金属层，并对金属层进行热处理以形成金属氧化物层， 也就是说，介质层包括氧化硅膜和金属氧化物层复合层，与单纯的二氧化硅介质层相比，在同样厚度下，金属氧化物层具有更大的电容参数，击穿强度更大，具有更大的击穿电压，所以可以提高SiC基器件的抗击穿能力和稳定性。

为达到上述目的，本发明另一方面实施例还提出一种SiC基器件的栅介质层结构，该栅介质层结构包括：SiC衬底；形成在所述SiC衬底之上的氧化硅层；形成在所述氧化硅层之上的金属氧化物层；以及形成所述金属氧化层之上的栅电极。

根据本发明实施例的SiC基器件的栅介质层结构，介质层包括氧化硅膜和金属氧化物层复合层，与单纯的二氧化硅介质层相比，在同样厚度下，金属氧化物层具有更大的电容参数，击穿强度更大，具有更大的击穿电压，所以可以提高SiC基器件的抗击穿能力和稳定性。

附图说明

图1是根据本发明的一个实施例的SiC基器件的栅介质层的形成方法的流程图；

图2是根据本发明的一个具体实施例的在SiC衬底上形成氧化硅层的示意图；

图3是根据本发明的另一个具体实施例的在氧化硅层上沉积金属的示意图；以及

图4是根据本发明的再一个实施例的在氧化硅层上形成金属氧化物层的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

针对目前SiC基MOS器件栅介质层存在介电常数低、界面态密度高和载流子迁移率低等缺点，本发明实施例提供一种具有高介电常数、高临界电场以及与SiC界面态密度低的主要用于MOS器件的绝缘栅介质层及其形成方法。

下面参照附图描述根据本发明实施例的SiC基器件的栅介质层的形成方法和采用该方法形成的SiC基器件的栅介质结构。

首先对本发明实施例的SiC基器件的栅介质层的形成方法进行说明。

图1为根据本发明的一个实施例的SiC基器件的栅介质层的形成方法的流程图，如图1所示，该形成方法包括以下步骤：

S1,提供SiC衬底。

具体地，按照常规的工艺步骤，还需要对SiC衬底进行清洗和干燥，以保证SiC衬底的清洁。具体地，将SiC衬底打标、清洗干净，并且干燥例如烘干水分。

S2，在SiC衬底之上形成氧化硅层。

在本发明的一个实施例中，可以通过等离子体化学气相沉积PECVD的方法在SiC衬底之形成氧化硅层(SiO₂)，可以通过优化其生长温度、生长气压和生长时间来减少氧化硅层与SiC衬底的界面态密度，从而可以减低对载流子输运的散射，提高载流子迁移率。另外，由化学气相沉积得到的SiO₂层没有如热氧化SiC得到的SiO₂存在的大量残留物碳(C)，从而可以减小器件的漏电流，增强器件的可靠性。

具体地，如图2所示，利用PECVD方法将一层二氧化硅(SiO₂)沉积至按照标准清洗、干燥后的SiC衬底上，其中，SiC衬底10和氧化硅层20。氧化硅层的厚度很薄，具体地厚度可以为7-9nm，例如沉积8nm的SiO₂，沉积温度为300-400度例如设置温度350℃，并控制功率、气体流量以及沉积气压，以得到较有质量的SiO₂薄膜，在本发明的一个实施例中，气体流量可以为500-1500毫升每分钟、沉积气压为1500-2500毫托、沉积功率为10-30瓦，例如，设置气体流量为900sccm(毫升每分钟)、沉积气压为2000mTorr(毫托)、沉积功率为20W(瓦)。

进一步地，可以对氧化硅层进行氧气氛围的热处理即退火和冷却，形成富氧的高质量膜层，其中，在本发明的一个实施例中，退火温度可以为1000-1100℃，例如，设置退火温度为1050℃，退火气氛为高纯(99.999％)氮气和氧气的混合物,退火时间可以为30分钟，从而可以尽量减小SiC和氧化硅层之间的界面态密度，并且使得氧化硅层的上表面呈现富氧态，为后续步骤提供方便。

S3，在氧化硅层之上形成金属层。

具体地，通过电子束沉积方法在氧化硅层上沉积金属层例如金属为铝(Al)，如图3所示，金属层30，金属层的厚度可以为20-40nm，例如沉积30nm的Al层。

S4，对金属层进行热处理以形成金属氧化物层。

在本发明的一个实施例中，对金属层进行热处理时，热处理的温度可以为400-500度，热处理的气氛为氮气和氧气的混合气体。具体地，将沉积金属层即Al层之后的SiC在氧氛围中进行热处理，通过控制氧化时间，使得金属Al完全氧化，形成氧化铝即Al₂O₃，如图4所示，金属氧化物层40，热处理的温度设置为450℃。

另外，通过上述对氧化硅层的氧氛围中的热处理，使得氧化硅层的上表面处于富氧态，从而更加便于金属氧化物即Al₂O₃的形成。与SiO₂层相比，Al₂O₃层的介电常数大，因此在同样厚度下其具有更大的电容参数，同时Al₂O₃层的击穿强度大，在同样厚度下，Al₂O₃层具有更大的击穿电压，所以可以提高SiC基器件的抗击穿能力和稳定性。

S5，在金属氧化层之上形成栅电极。

具体地，本发明实施例的SiC基器件栅介质层由两层材料膜层组成，即氧化硅层 和金属氧化物层例如SiO₂层和Al₂O₃层，在对金属氧化物层进行热处理之后，在复合绝缘介质叠栅结构即SiO₂/Al₂O₃结构上沉积栅电极，形成SiC基器件，完成制备。其中，金属铝(Al)和化学气相沉积的SiO₂薄膜的沉积速率远大于热氧化SiC得到SiO₂，因此，可以提高器件的制备效率，降低成本。

基于上述方面实施例的SiC基器件的栅介质层的形成方法，本发明的另一方面实施例提出一种SiC基器件的栅介质层结构。

如图4所示，本发明实施例的SiC基器件的栅介质层结构包括SiC衬底10、氧化硅层20、金属氧化物层40和栅电极(图中未标示)。

氧化硅层20形成在SiC衬底10之上，金属氧化物层30形成在氧化硅层20之上，栅电极形成金属氧化层40之上。

具体地，将SiC衬底10打标、清洗干净，并且干燥，进而利用化学气相沉积方法，将一层氧化硅沉积到清洗、干燥后的SiC衬底10上形成氧化硅膜20，如图2所示。通过等离子体化学气相沉积PECVD的方法在SiC衬底之形成氧化硅层(SiO₂)，可以通过优化其生长温度、生长气压和生长时间来减少氧化硅层与SiC衬底的界面态密度，从而可以减低对载流子输运的散射，提高载流子迁移率。另外，由化学气相沉积得到的SiO₂层没有如热氧化SiC得到的SiO₂存在的大量残留物碳(C)，从而可以减小器件的漏电流，增强器件的可靠性。

进而对氧化硅层20进行氧气氛围的高温退火并且冷却，形成上表面富氧的高质量膜层，氧化硅层20的厚度可以为7-9nm，例如为8nm。使得氧化硅层的上表面处于富氧态，从而更加便于金属氧化物即Al₂O₃的形成。

进一步地，通过电子束方法在氧化硅层20上沉积金属例如金属铝，如图3所示，并将金属铝在氧氛围进行热处理，使金属铝完全氧化，形成金属氧化物层40即氧化铝(Al₂O₃)，在热处理后的复合绝缘介质叠层结构即SiO₂/Al₂O₃上沉积栅电极，形成MOS器件结构，完成制备。

其中，金属铝(Al)和化学气相沉积的SiO₂薄膜的沉积速率远大于热氧化SiC得到SiO₂，因此，可以提高器件的制备效率，降低成本。

根据本发明实施例的SiC基器件的栅介质层结构，介质层包括氧化硅膜和金属氧化物层复合层，与单纯的二氧化硅介质层相比，在同样厚度下，金属氧化物层具有更大的电容参数，击穿强度更大，具有更大的击穿电压，所以可以提高SiC基器件的抗击穿能力和稳定性。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分， 并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或 斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。