半导体封装结构以及半导体封装方法与流程

本发明所揭露的实施例涉及一种半导体封装方法，尤指一种不需要粘晶(die bonding)、焊线、导线架、封胶(molding)等制程的半导体封装方法，以及相关的半导体封装结构。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装要求，提供多个主被动元件及线路连接的电路板，也逐渐由单层板演变成多层板，以使在有限的空间下，凭借层间连接技术(Interlayer connection)扩大电路板上可利用的布线面积而配合高电子密度的集成电路(Integrated circuit)需求。

现有技术的半导体封装结构是将半导体晶片粘贴于基板顶面，进行打线接合(wire bonding)，再于基板的背面植以焊锡球以进行与外部电子元件的电性连接，如此，虽可达到高脚数的目的。但是在更高频使用时，其将因导线连接路径过长而产生高阻抗特性而使电气效能无法提升，而有所限制。另外，因传统封装需要多次的连接介面，相对地增加制程的复杂度。

图1是现有技术的半导体封装结构的剖面图。半导体封装结构10包含一基板11、一晶粒12、多个金属导线13及一封装胶体14。晶粒12凭借一粘胶15固定于基板11的表面，又凭借多个金属导线13分别电性连接至基板11上多个焊垫112。基板11的绝缘层111中有多个导通柱114，因此多个焊垫112可凭借多个导通柱114与基板11底部的多个接垫113电性连接。又多个接垫113可以与锡球(图未示)结合，如此可以形成球栅阵列(ball grid array,BGA)封装件。为能保护晶粒12及多个金属导线13不受损坏，封装胶体14将晶粒12及多个 金属导线13包覆以隔绝环境的影响。

上述现有技术半导体封装结构不但需要粘晶、焊线及封胶等繁复制程才能完成，另外还需要使用导线架或电路板的基板才能承载晶粒，因此造成封装成本无法有效降低，实需要进一步改善上述现有技术半导体元件的复杂封装技术。

技术实现要素：

为解决现有技术存在的上述技术问题，本发明的目的的一在于提供一种半导体封装结构和相关半导体封装方法以改善上述问题。

依据本发明的第一实施例，提出一种半导体封装结构，包含：一基板；一第一绝缘层设置于该基板上；以及一晶粒设置于该第一绝缘层上；其中该晶粒包含一第一承载垫和一第二承载垫，该第一承载垫耦接至一金属层的一第一部分，该第二承载垫耦接至该金属层的一第二部分，且该金属层的该第一部分和该第二部分被一第二绝缘层隔开。

根据上述构思，另包含有一保护层设置于该基板的相对于该第一绝缘层的另一面。

根据上述构思，该金属层选自钯、铝、铬、镍、钛、金、铜或铂的至少其中之一。

根据上述构思，该第一绝缘层和该第二绝缘层是感光型干膜，其组份选自于聚酰亚胺、环氧树脂、苯并环丁烯树脂或高分子聚合物的至少其中之一。

根据上述构思，该金属层的至少一部份裸露在该基板的上方的两端。

根据上述构思，该半导体封装结构包含一第一金属端形成于该基板的一端并耦接至该金属层之该第一部分，以及该半导体封装结构包含一第二金属端形成于该基板的另一端并耦接至该金属层的该第二部分。

根据上述构思，该第一金属端和该第二金属端选自银或铜的至少其中之一。

依据本发明的第二实施例，提出一种半导体封装结构，包含：一基板；一第一绝缘层设置于该基板上；一第一晶粒设置于该第一绝缘 层上；以及一第二晶粒设置于该第一绝缘层上；其中该第一晶粒包含一第一承载垫和一第二承载垫，该第二晶粒包含一第三承载垫和一第四承载垫，该第一承载垫耦接至一金属层的一第一部份，该第二承载垫凭借该金属层的一第二部分耦接至该第三承载垫，该第四承载垫耦接至该金属层的一第三部份，且该金属层的该第一部份、该第二部份和该第三部分被一第二绝缘层隔开。

根据上述构思，该金属层的该第一部份和该第三部分各自的至少一部份裸露在该基板的上方的两端。

根据上述构思，该半导体封装结构包含一第一金属端形成于该基板的一端并耦接至该金属层的该第一部分，以及该半导体封装结构包含一第二金属端形成于该基板的另一端并耦接至该金属层的该第三部分。

依据本发明的第三实施例，提出一种半导体封装方法，包含：提供一基板；在该基板上形成一第一绝缘层；将一晶粒设置于该第一绝缘层上，其中该晶粒包含一第一承载垫和一第二承载垫；在该第一绝缘层、该晶粒、该第一承载垫和该第二承载垫上形成一第二绝缘层；去除部分的该第二绝缘层，形成一第一窗口和一第二窗口，使该第一承载垫和该第二承载垫暴露出来；在该第二绝缘层以及该第一窗口和该第二窗口上，形成一第一金属层，且该第一金属层耦接至该第一承载垫和该第二承载垫；在该第一金属层上形成一第三绝缘层；去除部分的该第三绝缘层，形成一第三窗口和一第四窗口，使部分的该第一金属层暴露出来；在该第三窗口和该第四窗口内形成一第二金属层在该第一金属层上；以及去除该第三绝缘层及部分的该第一金属层，使该第一承载垫不会经由该第一金属层耦接至该第二承载垫。

根据上述构思，另包含有：在该第二金属层上形成一第四绝缘层：以及，去除部分的该第四绝缘层，形成一第五窗口和一第六窗口，使部分的该第二金属层暴露出来。

根据上述构思，另包含有：在该基板的相对于该第一绝缘层的另一面形成一保护层。

根据上述构思，该第二金属层选自钯、铝、铬、镍、钛、金、铜或铂的至少其中之一。

根据上述构思，该第一绝缘层、该第二绝缘层、该第三绝缘层和该第四绝缘层是感光型干膜，其组份选自于聚酰亚胺、环氧树脂、苯并环丁烯树脂或高分子聚合物的至少其中之一。

根据上述构思，另包含有：于该基板的一端形成一第一金属端耦接至该第五窗口所暴露出来的该第二金属层，于该基板的另一端形成一第二金属端耦接至该第六窗口所暴露出来的该第二金属层。

根据上述构思，该第一金属端和该第二金属端选自银或铜的至少其中之一。

本发明实施例相对于现有技术的有益效果，目前来看至少在于，本发明实施例的半导体封装结构采用一绝缘基板为载具，并将至少一晶粒设置于该绝缘基板上直接结合，以节省材料成本，以及简化制程并提升良率和制造成本。

附图说明

凭借参照前述说明及下列图式，本揭露的技术特征及优点得以获得完全了解。

图1为现有技术的半导体封装结构的剖面图；

图2为根据本发明的半导体封装方法的封装过程的剖面图一；

图3为根据本发明的半导体封装方法的封装过程的剖面图二；

图4为根据本发明的半导体封装方法的封装过程的剖面图三；

图5为根据本发明的半导体封装方法的封装过程的剖面图四；

图6为根据本发明的半导体封装方法的封装过程的剖面图五；

图7为根据本发明的半导体封装方法的封装过程的剖面图六；

图8为根据本发明的半导体封装方法的封装过程的剖面图七；

图9为根据本发明的半导体封装方法的封装过程的剖面图八；

图10为根据本发明的半导体封装方法的封装过程的剖面图九；

图11为根据本发明的半导体封装方法的封装过程的剖面图十；

图12为根据本发明的半导体封装结构的一实施例的剖面图；

图13为根据本发明的半导体封装结构的另一实施例的剖面图；以及

图14为根据本发明的半导体封装结构的另一实施例的剖面图。

符号说明

10 半导体封装结构

11、202、1402 基板

111 绝缘层

112 焊垫

113 接垫

114 导通柱

12、204、1404、1406 晶粒

13 金属导线

14 封装胶体

15 粘胶

206、1408 第一绝缘层

208、1410 保护层

302、1420 第二绝缘层

210、1416 第一承载垫

212、1418 第二承载垫

402 第一窗口

404 第二窗口

502、1424 第一金属层

602、1428 第三绝缘层

702 第三窗口

704 第四窗口

802、1422 第二金属层

1002 第四绝缘层

1102 第五窗口

1104 第六窗口

1302、1426 第一金属端

1304、1430 第二金属端

1412 第三承载垫

1414 第四承载垫

具体实施方式

本揭露于在相关的图式中，参考符号可以重复出现在整个实施例中，但不必然某一实施例的特征就非得适用于另一实施例中不可，即使这些特征共用相同的参考符号。本揭露的图式仅供参考，但这些图式并不需要按比例来绘制，甚至在一些情况下，图式可被放大和/或简化。本揭露所属技术领域中具有通常知识者，可以在本实施例描述中思虑到的任何变化及修饰，以及在此文件当中做出任何更进一步原理的应用。

图2～图11为根据本发明的半导体封装方法的封装过程的剖面图一至十。首先，将由晶圆所切割出来的多个晶粒(die)利用挑拣(Pick and Place)的程序，并根据所预设的矩阵及/或依照晶粒的大小，将该多个晶粒的至少其中的一排列在一基板202上，其中基板202是一绝缘基板。为方便描述本发明特征，图2～图11所绘示的实施例中仅绘示一晶粒204。如图2所示，基板202的上下表面分别贴覆一第一绝缘层206以及一保护层208。其中第一绝缘层206和保护层208以干膜为优选，其组份可以选自于聚酰亚胺(polyimide)、环氧树脂(epoxy resin)、苯并环丁烯树脂(BCB)或高分子聚合物(polymer)的至少其中之一。经由一热处理(curing)程序可以使晶粒204与第一绝缘层206结合并固定于第一绝缘层206的表面；保护层208则可用来保护基板202，防止基板202发生破片的情况。然而本发明并不以此为限，在本发明某些实施例中，也可以省略保护层208。在本实施例中，晶粒204具有一第一承载垫(die pad)210和一第二承载垫112。然而本发明并不以此为限，在某些实施例中，晶粒204可以具有其他数目的承载垫。

接着，如图3所示，一第二绝缘层302被贴覆于第一绝缘层206，并覆盖晶粒204、第一承载垫210和第二承载垫212。其中第二绝缘层302是感光型干膜，其组份可以选自于聚酰亚胺、环氧树脂、苯并环丁烯树脂或高分子聚合物的至少其中之一。在图4中，执行一曝光显影处理，分别于晶粒204的第一承载垫210和第二承载垫112上方的第二绝缘层302利用一曝光显影程序来将所预设的图案转移至第二绝缘 层302，以去除部分的第二绝缘层302并形成一第一窗口402和一第二窗口404，使第一承载垫210和第二承载垫212暴露出来。在图5中，沿着第二绝缘层302的表面以及第一窗口402和第二窗口404的轮廓，形成一第一金属层502，第一金属层502用来当作后续的金属层与第一承载垫210和第二承载垫212(介电层)之间的扩散阻障层，以提升电性可靠度，在后续的金属层包含铜的情况下，可以避免铜原子飘移或扩散情形发生，第一金属层502可包括钨化钛(TiW)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮-硅-钽(Ta-Si-N)以及氮化钨(WN)，并覆盖第三绝缘层的表面、第一窗口402和第二窗口404的轮廓以及图4中露出的第一承载垫210和第二承载垫212。

在图6中，在第一金属层502上形成一第三绝缘层602，并利用一曝光显影程序来将图案转移以形成如图7所绘示的一第三窗口702和一第四窗口704。于是便可在图8中进行一电镀程序，并于第三窗口702和第四窗口704该第二窗口中沉积一第二金属层802作为连接垫。在某些实施例中，在第一金属层502制作完毕之后以及进行电镀程序之前，可以制作一层薄而连续的种晶层(seed layer)(未绘示于图中)，借以提高附着力并促进电镀时铜的生长。第二金属层802可以选自于钯(Pd)、铝(Al)、铬(Cr)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)或铂(Pt)的至少其中之一。接着，利用一去除绝缘层程序，来将第三绝缘层602和未被第二金属层802覆盖的第一金属层502去除，如图9所示。并形成于图10所示的一第四绝缘层1002覆盖第二绝缘层302、第一金属层502和第二金属层802。在图11中，利用一曝光显影程序来将图案转移以形成如图11所绘示的一第五窗口1102和一第六窗口1104。其中第三绝缘层602和第四绝缘层1002的材料可以和第二绝缘层302相同。

参酌图11可知，晶粒204的第一承载垫210凭借第一金属层502耦接至第二金属层802的一第一部分(例如，图11的第二金属层802的左侧部分)，晶粒204的第二承载垫212凭借第一金属层502耦接至第二金属层802的一第二部分(例如，图11的第二金属层802的右侧部分)，且该第一部分和该第二部分被绝缘材料(例如，图11的第 四绝缘层1002)隔开。另外，在本实施例中，可以对图11的半导体封装结构的基板202的厚度依据需求进行研磨，但本发明不以此限。另外，如稍早所提及，基板202上包含多个晶粒时，可将基板202依照晶粒的个数来进行切割，最后得到如图12所示的单一半导体封装结构。图12为根据本发明的半导体封装结构的一实施例的剖面图，图12的半导体封装结构可翻转后凭借焊料将第二金属层802耦接至外部电路，如此图12的半导体封装结构就能与外部电路相互传递电气信号。

图13为根据本发明的半导体封装结构的另一实施例的剖面图，在某些实施例中，可以如图13所示，对图12的半导体封装结构的两端进行沾银或沾铜的程序，并形成一第一金属端1302和一第二金属端1304，第一金属端1302和第二金属端1304是银或铜，并在第一金属端1302和第二金属端1304滚镀镍或锡等金属，请注意，在其他实施例中，第一金属端1302和第二金属端1304可以是其他种类的金属，例如钯、铝、铬、镍、钛、金或铂。图13的半导体封装结构可以不必经由翻转至特定方向才能焊接至外部电路，例如可以是正面、反面或是侧面的方式置于一外部电路板上并经由焊接电气连接至该外部电路板，如此可大幅地增加应用的便利性。在某些实施例中，晶粒204具有三个以上的承载垫，此时半导体封装结构便会具有三个以上的沾银或沾铜的金属端。

图14为根据本发明的半导体封装结构的又另一实施例的剖面图，图14的半导体封装结构包含一第一晶粒1404和一第二晶粒1406分别贴覆在基板202的上表面的一第一绝缘层1408上，基板202的下表面另贴覆一保护层1410，但也可忽略保护层1410不用。第一晶粒1404具有一第一承载垫1416和一第二承载垫1418；第二晶粒1406具有一第三承载垫1412和一第四承载垫1414。图14的半导体封装结构还包含一第二绝缘层1420、一第一金属层1424、一第二金属层1422、一第三绝缘层1428、一第一金属端1426以及第二金属端1430。其中第一晶粒1404的第二承载垫1418经由第一金属层1424和第二金属层1422的一第二部分耦接至第二晶粒1406的第三承载垫1412。而第一晶粒1404的第一承载垫1416则经由第一金属层1424和第二金属层1422的一第一部分耦接至第一金属端1426；第二晶粒1406的第四承载垫 1414则经由第一金属层1424和第二金属层1422的一第三部分耦接至第二金属端1430。

在图14所示的实施例中，第一晶粒1404和第二晶粒1406可以是电容元件，凭借图14所示的半导体封装结构，第一晶粒1404和第二晶粒1406被串联起来而得到不同于个别电容元件的效果。在其他实施例中，也可经由上述的半导体封装方式将一个以上的晶粒彼此串联或是并联起来，利用内部的金属层将所需要电气连接的承载垫彼此耦接起来，并将所需要和外部电气连接的承载垫耦接至两端的金属端。

本发明中的晶粒的功能并不限定于特定元件，可以是任何数位元件、类比元件、混频元件或任何主被动元件，例如电容元件、电阻元件、电感元件、暂态电压抑制(Transient-voltage-suppression,TVS)二极体或是运算器等。

虽然本发明已经结合一些实施例进行了说明，但本发明并不限定于此说明书中的特定形式阐述。相反地，本发明的范围仅受到所附的权利要求限定。此外，虽然发明特征可能结合特定实施例来描述，但本领域的技术人员应当理解所描述的实施例的各种特征可以根据本发明进行组合。在权利要求中，术语“包含”不排除其他元件或步骤的存在。

此外，尽管多个手段、元件或方法是被单独列出，但应可利用例如单一单元、处理器或是控制器来实现。另外，尽管各个特征可以被包含在不同的权利要求中，但应可被有利地组合，且包含在不同权利要求中并不意味着特征的组合是不可行的及/或有利的。另外，在一类权利要求中所包含的特征不意味着限于该类别，而是表示该特征同样适用于其它权利要求类别。

此外，特征在权利要求中的顺序并不意味着必须执行的任何特定顺序，且方法权利要求中各个步骤的顺序并不意味着这些步骤必须按照该顺序来执行。相反地，可以以任何合适的顺序来执行这些步骤。此外，单数引用不排除多个。因此，“一”、“第一”、“第二”等用语并不排除多个。

本揭露的技术内容及技术特点虽然已揭示如上，然而本揭露所属技术领域中具有通常知识者应了解，在不背离后附申请专利范围所界 定的本揭露精神和范围内，本揭露的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多装置或结构可以不同的方法实施或以其它结构予以取代，或者采用上述二种方式的组合。