半导体器件的制作方法

本发明涉及一种半导体装置，并且更具体地涉及用于在配备有半导体集成电路的半导体器件中针对半导体集成电路降低电源阻抗的技术。

背景技术：

目前，在配备有半导体集成电路的半导体器件中，在专利文献1中公开的技术被认为是，例如，一种用于针对半导体集成电路降低电源阻抗的技术。根据在专利文献1中公开的技术，通过从图案单元配置串联谐振电路来降低电源阻抗的反谐振阻抗，该图案单元包括在半导体元件(半导体集成电路)的电源端子与接地端子之间的三个导体图案。

专利文献1：日本专利申请特开2014-175628号公报

技术实现要素：

本发明要解决的问题

虽然根据在专利文献1中公开的技术，可以降低电源阻抗的反谐振阻抗，但是串联谐振电路包括用于形成电感分量的线性导体图案。这种线性导体图案有可能在——其中在工作频率中的谐波分量超过1ghz的情况下的——半导体集成电路高速运行时构成噪声发射源，并且可能会证明对噪声抑制不利。因此，期望一种用于在高速运行时抑制噪声的生成的同时降低电源阻抗的技术。

因此，在本说明书中，提供了一种半导体器件，在该半导体器件中，在高速运行时抑制噪声的生成的同时降低电源阻抗。

解决问题的手段

由本说明书公开的半导体器件包括：半导体集成电路，该半导体集成电路具有凸块安装面；以及薄膜电容器部，该薄膜电容器部经由凸块连接至凸块安装面。半导体集成电路包括：第一电源焊盘，该第一电源焊盘形成在凸块安装面上并且施加有一个极性的电源电压；以及第二电源焊盘，该第二电源焊盘形成在凸块安装面上并且施加有另一极性的电源电压。薄膜电容器部包括：第一电极层，该第一电极层经由凸块连接至第一电源焊盘；第二电极层，该第二电极层经由凸块连接至第二电源焊盘；以及介电层，该介电层形成在第一电极层与第二电极层之间。半导体器件包括：电力供应路径，该电力供应路径包括第一和第二电源焊盘、凸块、和薄膜电容器部，并且配置为向半导体集成电路供应电力；以及薄板状金属电阻器部，该薄板状金属电阻器部设置在电力供应路径中并且由具有高于第一电极层和第二电极层的体积电阻率的体积电阻率的金属基高电阻材料制成。

根据本配置，在包括第一和第二电源焊盘、凸块、和薄膜电容器部的电力供应路径中，可设置由具有高于第一电极层和第二电极层的体积电阻率的体积电阻率的金属基高电阻材料制成的薄板状金属电阻器部。即，金属电阻器部与电力供应路径串联连接。通过模拟已经确认：通过调整金属电阻器部的电阻值，可以降低半导体集成电路的电源阻抗的反谐振阻抗；换言之，确认可以降低电源阻抗。另外，由于其薄板形状，金属电阻器部在半导体集成电路高速运行时不易构成噪声发射源。因此，本配置可以在高速运行时抑制噪声的生成的同时降低电源阻抗。金属基高电阻材料可以包括金属单质、金属化合物，金属氧化物等。

在半导体集成电路中，电力供应路径可以包括第一和第二电源焊盘、凸块、和薄膜电容器部。可以将金属电阻器部设置在半导体集成电路的凸块安装面与薄膜电容器部之间。

根据本配置，可以将电力供应路径形成得较短，并且可以使用于金属电阻器部的连接布线的长度最小化。因此，可以抑制与用于金属电阻器部的连接布线相关联的寄生电感等的生成。

在上述中，第一电极层可以包括第一供应部，该第一供应部构成电力供应路径并且电连接至凸块。第二电极层可以包括第二供应部，该第二供应部构成电力供应路径并且电连接至凸块。可以将金属电阻器部设置在凸块与第一供应部之间和在凸块与第二供应部之间中的至少一个。

在这种情况下，可以通过使用诸如溅射等薄膜形成技术，在薄膜电容器部的第一电极层的第一供应部上或者在第二电极层的第二供应部上形成金属电阻器部，作为连接薄膜电容器部与半导体集成电路的凸块的焊盘部。因此，可以通过使用与用于形成薄膜电容器部的方法相似的方法来进行金属电阻器部的形成。即，可以容易地进行金属电阻器部的形成。

在上述中，可替代地，可以将金属电阻器部设置在第一电源焊盘和第二电源焊盘处。

在这种情况下，金属电阻器部设置在半导体集成电路侧。在本配置中，同样，可以在高速运行时抑制噪声的生成的同时降低电源阻抗。

半导体集成电路可以进一步包括外连接部，该外连接部在与半导体集成电路的相对侧上将薄膜电容器部电连接至外部。电力供应路径可以包括第一和第二电源焊盘、凸块、薄膜电容器部、和外连接部。可以将金属电阻器部设置在外连接部与薄膜电容器部之间。

在本配置中，同样，可以将电力供应路径形成得较短，并且可以使用于金属电阻器部的连接布线较短。因此，可以抑制与用于金属电阻器部的连接布线相关联的寄生电感等的生成。

在上述中，第一电极层可以包括第一供应部，该第一供应部构成电力供应路径并且电连接至凸块。第二电极层可以包括第二供应部，该第二供应部构成电力供应路径并且电连接至凸块。可以将金属电阻器部设置在凸块与第一供应部之间和在外连接部与第二供应部之间中的至少一个。

在这种情况下，同样，可以通过使用诸如溅射等薄膜形成技术，在薄膜电容器部的第一电极层的第一供应部上或者在第二电极层的第二供应部上形成金属电阻器部。通过模拟已经确认可以降低电源阻抗。

在半导体集成电路中，薄膜电容器部可以包括金属电阻器层，该金属电阻器层形成在第一电极层与介电层之间或者在第二电极层与介电层之间，并且由具有高于第一电极层和第二电极层的体积电阻率的体积电阻率的金属基高电阻材料制成。

根据本配置，可以说，由于金属电阻器层，可以在无连接布线的情况下形成与薄膜电容器串联连接的电阻器。已经确认：通过将金属电阻器层添加至形成在电力供应路径中的金属电阻器部，增强了仅通过金属电阻器部产生的电源阻抗降低效果。另外，可以通过使用诸如溅射等用于形成薄膜电容器的薄膜形成技术来形成与薄膜电容器串联连接的电阻器。

在半导体集成电路中，金属电阻器部和金属电阻器层可以具有不小于70μω·cm的体积电阻率。

通过模拟已经确认：根据本配置，可以可靠地降低电源阻抗。

在半导体集成电路中，薄膜电容器部可以具有等于半导体集成电路的平面形状的平面形状。

根据本配置，在半导体器件的平面形状等于半导体集成电路的平面形状时，可以使薄膜电容器的电容最大化。

半导体集成电路可以进一步设置有与薄膜电容器并联连接的多层陶瓷电容器。

根据本配置，可以通过设置为旁路电容器的多层陶瓷电容器(mlcc)进一步抑制在高速运行时噪音的生成。

由本说明书公开的半导体器件包括：半导体集成电路，该半导体集成电路具有凸块安装面；以及薄膜电容器部，该薄膜电容器部经由凸块连接至凸块安装面。半导体集成电路包括：第一电源焊盘，该第一电源焊盘形成在凸块安装面上并且施加有一个极性的电源电压；以及第二电源焊盘，该第二电源焊盘形成在凸块安装面上并且施加有另一极性的电源电压。薄膜电容器部包括：第一电极层，该第一电极层经由凸块连接至第一电源焊盘；第二电极层，该第二电极层经由凸块连接至第二电源焊盘；介电层，该介电层形成在第一电极层与第二建基层之间；以及金属电阻器层，该金属电阻器层形成在第一电极层与介电层之间或者在第二电极层与介电层之间，并且由具有高于第一电极层和第二电极层的体积电阻率的体积电阻率的金属基高电阻材料制成。

根据本配置，可以说，由于金属电阻器层，可以在无连接布线的情况下形成与薄膜电容器串联连接的电阻器。已经确认：金属电阻器层降低了电源阻抗。另外，可以通过使用诸如溅射等用于形成薄膜电容器的薄膜形成技术来形成与薄膜电容器串联连接的电阻器。

本发明的有益效果

根据本发明，可以在高速运行时抑制噪声的生成的同时降低电源阻抗。

附图说明

图1是根据第一实施例的半导体器件的示意性截面图；

图2是金属电阻器部的示意性透视图；

图3是沿图2的线a-a截取的示意性截面图；

图4是另一金属电阻器部的示意性透视图；

图5是根据第一实施例的用于半导体器件的电源系统的示意性等效电路图；

图6a和图6b是取决于金属电阻器部的电阻值的电源阻抗特性的曲线图；

图7是不存在金属电阻器部的电源阻抗特性的曲线图；

图8a至图8e是描述了用于制造薄膜电容器部的方法的示意图；

图9是薄膜电容器部的平面图；

图10是根据第二实施例的半导体器件的示意性截面图；

图11是根据第二实施例的用于半导体器件的电源系统的示意性等效电路图；

图12a和图12b是取决于金属电阻器部的电阻值的电源阻抗特性的曲线图；

图13是根据第三实施例的半导体器件的示意性截面图；

图14是根据第三实施例的用于半导体器件的电源系统的示意性等效电路图；

图15a和图15b是取决于金属电阻器部的电阻值的电源阻抗特性的曲线图；

图16a至图16f是描述了根据第三实施例的用于制造薄膜电容器部的方法的示意图；

图17是根据第四实施例的半导体器件的示意性截面图；

图18是根据第四实施例的用于半导体器件的电源系统的示意性等效电路图；

图19是示意性地图示了根据第四实施例的薄膜电容器部的配置的示意图；以及

图20是根据第四实施例的电源阻抗特性的曲线图。

具体实施方式

<第一实施例>

将参照图1至图9对第一实施例进行描述，其中，贯穿附图，类似的附图标记表示类似或者对应的部分。可以省略用附图标记表示相似部件。

1.半导体器件的配置

如在图1中图示的，半导体器件100大体上包括薄膜电容器部1、lsi芯片(“半导体集成电路”的示例)2、和电力供应路径30。例如，lsi是cpu或者mpu。

图1是与由图9中的点划线b-b指示的位置对应的半导体器件100的截面图。在下文中，附图标记的后缀字母“v”表示指定部件等是附属于施加至lsi芯片2的正电源电压(“一个极性的电源电压”的示例)；字母“g”表示指定部件等是附属于接地电压，该接地电压是施加至lsi芯片2的负电源电压(“另一极性的电源电压”的示例)。字母“s”表示附属于被输入至lsi芯片2或者从lsi芯片2输出的信号的部件等。

根据本实施例的lsi芯片2是面阵型lsi(见图9)，并且，如在图1中图示的，包括凸块安装面2s。在该凸块安装面2s上，形成有多个电极焊盘21。该电极焊盘21包括：用于电源电压(“第一电源焊盘”的示例)21v的电源焊盘；用于接地电压(“第二电源焊盘”的示例)21g的接地焊盘；以及信号焊盘21s。在每个电极焊盘21上，形成有用于连接lsi芯片2与薄膜电容器部的凸块22。例如，根据本实施例的凸块22是柱状金(au)凸块。

如在图1中图示的，薄膜电容器部1包括薄膜电容器10；有机绝缘层14、15；以及金属电阻器部17。

薄膜电容器部1包括：第一电极层11，该第一电极层11经由凸块22连接至电源焊盘21v；第二电极层12，该第二电极层12经由凸块22连接至接地焊盘21g；以及介电层13，该介电层13形成在第一电极层11与第二电极层12之间。例如，第一电极层11和第二电极层12由铜(cu)薄膜制成。例如，介电层13由钛酸锶(sto)膜制成。

第一电极层11包括：第一电极部11c，该第一电极部11c构成薄膜电容器10的一个电极；以及第一供应部(11g、11v)，该第一供应部(11g、11v)构成电力供应路径30。第二电极层12包括：第二电极部12c，该第二电极部12c构成薄膜电容器10的另一电极；以及第二供应部(12g、12v)，该第二供应部(12g、12v)构成电力供应路径30。薄膜电容器10包括第一电极部11c、第二电极层12、和第二电极部12c。

薄膜电容器部1具有等于lsi芯片2的平面形状的平面形状。换句话说，薄膜电容器10的平面形状等于lsi芯片2的平面形状。因此，在半导体器件100的平面形状大小等于lsi芯片2的平面形状时，可以薄膜电容器10的电容最大化。

根据第一实施例，如在图1中图示的，金属电阻器部17设置在第一电极层11的第一供应部(11g、11v)上。即，根据第一实施例，金属电阻器部17设置在lsi芯片2的凸块安装面2s与薄膜电容器部1之间。

金属电阻器部17由金属基高电阻材料制成，并且具有薄板状。在第一实施例中，具体地，如在图2和图3中图示的，金属电阻器部17由环形金属薄板制成。金属电阻器部17由具有高于第一电极层11和第二电极层12的体积电阻率的体积电阻率的金属基高电阻材料制成。例如，金属电阻器部17由氮化钽(tan)制成。

具体地，如在图2和图3中图示的，例如，金属电阻器部17的厚度为0.05微米(μm)，并且与在直径为20μm的圆与直径为50μm的圆之间的区域(环形区域)对应。如果tan的体积电阻率为135μω·cm，那么环形金属电阻器部17的电阻值大约为1.4ohms(ω)。

在这种情况下，如在图2中图示的，例如，金属电阻器部17的上表面(凸块22连接表面)闪光涂覆有直径为40μm和膜厚度大约为0.1μm级的高导电金属膜18(诸如，au或者pt)。例如，第一电极层11的第一供应部11g的上表面还闪光涂覆有直径为40μm和膜厚度大约为0.1μm级的au导电膜18a。可以取决于金属膜18、18a的材料、膜厚度等来控制金属电阻器部17的电阻值。

在导电膜18a上，形成有直径为50μm和膜厚度大约为15μm级的绝缘膜16(例如，聚酰亚胺、双马来酰亚胺三嗪(bt)树脂的有机绝缘膜、或者味之素积层膜(abf))。在导电膜18a和绝缘膜16上，通过溅射tan形成有金属电阻器部17。在这种情况下，例如，在绝缘膜16上的tan与厚度为0.05μm的金属电阻器部17对应。

金属电阻器部17的金属基高电阻材料不限于tan，并且可以优选地是体积电阻率不小于70μω·cm的材料。金属基高电阻材料的示例包括镍铬铁合金(nicr)、sus304(不锈钢)、cumn7sn(锰铜锡)、ncf800(不锈钢)、和铋(bi)。如在图2中图示的，金属电阻器部17的薄板状不限于环形形状。

例如，如在图4中图示的，金属电阻器部17的形状可以是如在平面图中看到的矩形。在这种情况下，同样，通过溅射tan，将金属电阻器部17形成在导电膜18a和绝缘膜16上，例如，形成在绝缘膜16上的tan与金属电阻器部17a对应之处。在这种情况下，如在图4中示出的，金属电阻器部17具有厚度为1.0μm、宽度为40μm、和长度为60μm的薄板状。当在这种情况下金属基高电阻材料是tan时，金属电阻器部17a的电阻值大约为2.0ω(ohms)。在图4的示例中，两个金属电阻器部17a并联连接，从而使得在图4的示例中的金属电阻器部的电阻值大约为1.0ω(ohms)。

外部连接凸块19连接至薄膜电容器部1的第二电极层12以便将薄膜电容器部1连接至外部接线板4，诸如主板。例如，外部连接凸块19是焊料微凸块、或者柱状au凸块。

电力供应路径30包括电源焊盘21v、接地焊盘21g、凸块22、薄膜电容器部1的第一供应部(11g、11v)和第二供应部(12g、12v)、和外部连接凸块19。

2.电源阻抗的模拟

图5是lsi芯片2的电源阻抗(从lsi芯片2看见的在电力供应侧的阻抗)zs的示意性等效电路图。在lsi芯片2中，寄生电容c1存在于电源电压vdd与接地gnd之间。

薄膜电容器部1的薄膜电容器10被描述为分布式电容cs。在半导体器件100的封装体3中，寄生电容c2存在于电源电压vdd与接地gnd之间。在电源线和接地线中，存在寄生电感l2。寄生电容c2包括旁路电容器等。

在包括向半导体器件100供应电力的电源vs的电源板(诸如，主板)4中，存在平滑电容器c3和寄生电感l3。

基于这种等效电路，图6a和6b图示了lsi芯片2的电源阻抗的模拟结果。图6a图示了假设由于金属电阻器部17等电阻值为1ω的情况。图6b图示了假设电阻值为2ω的情况。在图6中，纵轴示出了s参数，并且在大约为-28db处指示的线性电平与大约为1ω的电源阻抗对应。

图7图示了在只有薄膜电容器(tfc)10而没有金属电阻器部17的情况下的电源阻抗zs的模拟结果。与图7相比较，当设置有金属电阻器部17时，随着金属电阻器部17的电阻值增加，在大约60mhz处示出的反谐振点的峰值降低，并且，对应地，在10mhz或者以下处的电源阻抗zs增加。另外，抑制了在图7中在大约1.3ghz处造成的反谐振。同样，在10ghz或者以上的高频率区域中，延伸了电源阻抗zs不大于1ω的区域。从模拟结果可以看出，在第一实施例的配置中，为了降低整个频率带宽中的电源阻抗zs(例如，1ω或者以下)并且降低反谐振点的峰值，可以将金属电阻器部17的电阻值调整在1ω与2ω之间。

3.制造薄膜电容器部的方法

参照图8，将对用于制造薄膜电容器部1的方法进行描述。首先，形成有机绝缘膜14作为第一层(见图8a)。在有机绝缘膜14中，在与面阵型lsi芯片2的电极焊盘21对应的位置处形成通孔14a。例如，有机绝缘膜14由bt树脂或者abf制成。

然后，例如，在有机绝缘膜14上，通过cvd，通过从cu薄膜形成第二电极层12作为第二层(见图8b)。在第二电极层12中，在与lsi芯片2的电源焊盘21v对应的位置处形成第二供应部(电源电压岛)12v，并且在与信号焊盘21s对应的位置处形成信号岛12s，该信号岛12s在平面图中是矩形。第二电极层12的与lsi芯片2的接地焊盘21g对应的位置与第二供应部12g对应。

然后，例如，在第二电极层12上，通过溅射，通过sto(srtio3)薄膜，形成介电层13作为第三层(见图8c)。在介电层13中，在与lsi芯片2的电极焊21对应的位置处形成通孔13a。在与信号焊盘21s对应的位置处，形成具有矩形截面的通孔13b。例如，介电层13的厚度为0.4μm。

然后，例如，在介电层13上，通过溅射，通过cu薄膜，形成第一电极层11作为第四层(见图8d)。在第一电极层11中，第一供应部(接地岛)11g形成在与lsi芯片2的接地焊盘21g对应的位置处，并且具有矩形的平面形状的信号岛11s形成在与信号焊盘21s对应的位置处。第一电极层11的与lsi芯片2的电源焊盘21v对应的位置与第一供应部11v对应。在第一供应部11g、11v上，通过溅射等形成在图2中图示的金属电阻器部17。

然后，在第一电极层11上，制造与第一层的有机绝缘膜14相似的有机绝缘膜15作为第五层(见图8e)。在有机绝缘膜15中，具有六边形截面的通孔15a形成在与lsi芯片2的电极焊盘21对应的位置处。按照这种方法，形成在图9的平面图中图示的薄膜电容器部1。

4.第一实施例的效果

例如，在包括电源焊盘21v、接地焊盘21g、凸块22、和薄膜电容器部1的电力供应路径30中，设置有由nicr(体积电阻率不小于70μω·cm的金属基高电阻材料)制成的薄环形金属电阻器部17。即，金属电阻器部17与电力供应路径30串联连接。

通过模拟已经确认：通过调整金属电阻器部17的电阻值，可以降低半导体集成电路2的电源阻抗zs的反谐振阻抗；换言之，确认可以降低电源阻抗。由于其薄环(薄板状)形状，金属电阻器部17不易在半导体集成电路2高速运行时构成噪声发射源。因此，在本配置中，可以在高速运行时抑制噪声的生成的同时降低电源阻抗zs。

金属电阻器部17设置在lsi芯片2的凸块安装面2s与薄膜电容器部1之间，或者具体地，在凸块22与第一电极层11的第一供应部(11g、11v)之间。因此，可以将电力供应路径30形成得较短，并且可以使金属电阻器部17的长度最小化，借此可以抑制与用于金属电阻器部17的连接布线相关联的寄生电感等的生成。另外，可以通过使用诸如溅射等薄膜形成技术，在薄膜电容器部1的第一电极层11的第一供应部(11v、11g)上形成金属电阻器部17，作为用于连接薄膜电容器部1与半导体集成电路2的凸块22的焊盘部。因此，可以通过使用与用于薄膜电容器部1的方法相似的方法来进行金属电阻器部17的形成。即，可以容易地进行金属电阻器部17的形成。

<第二实施例>

将参照图10至图12对第二实施例进行描述。在下面的实施例中，用相似的附图标记指定与第一实施例的部件相似的部件，并且省略了对它们的描述。下面的实施例与第一实施例的不同之处仅在于金属电阻器部17的位置。因此，将仅对该不同之处进行描述。

在根据第二实施例的半导体器件100a中，如在图10和图11中图示的，金属电阻器部17设置在外部连接凸块(“外连接部”的示例)与第二电极层12的第二供应部(12g、12v)之间的电力供应路径30中。具体地，金属电阻器部17设置在电源电压电极焊盘(“第二供应部”的示例)12v与外部连接凸块19之间、和在接地电极焊盘(“第二供应部”的示例)12g与外部连接凸块19之间。

外连接部不限于外部连接凸块19。例如，当半导体器件100a设置有在薄膜电容器部1下的用于扩大lsi芯片2的电极间距的中间板时，外连接部可以包括设置在中间板上的连接焊盘以便连接薄膜电容器部1与中间板。

在图12a和图12b中图示了在第二实施例中的电源阻抗的模拟结果。如在第一实施例中，随着金属电阻器部17的电阻值增加，在大约60mhz处示出的反谐振点的峰值降低，并且，对应地，在10mhz或者以下的电源阻抗zs增加。在第二实施例的配置中，在大约1.3ghz处示出的反谐振点的峰值没有太大的下降。

5.第二实施例的效果

如在图12a和12b中图示的，通过模拟已经确认：凭借金属电阻器部17，可以降低电源阻抗zs。

金属电阻器部17设置在外部连接凸块19与薄膜电阻器1之间或者，具体地，在外部连接凸块19与第二供应部之间(12g、12v)。因此，可以将电力供应路径30形成得较短，并且可以使用于金属电阻器部17的连接布线较短，借此可以抑制与用于金属电阻器部17的连接布线相关联的寄生电感等的生成。另外，可以通过使用诸如溅射等薄膜生成技术，在薄膜电容器部1的第二电极层的第二供应部上形成金属电阻器部17。

<第三实施例>

将参照图13至图16对第三实施例进行描述。在根据第三实施例的半导体器件100b中，与金属电阻器部17对应的电阻器由金属电阻器层17f制成，该金属电阻器层17f设置在与薄膜电容器10(cs)串联连接的位置处，如在图14中图示地。具体地，如在图16中图示的，例如，通过溅射高电阻金属氧化物，在介电层13上，在薄膜电容器部1中，形成金属电阻器层17f，该金属电阻器层17f是第三层(见图16d)。金属电阻器层17f的膜厚度为0.01μm至20μm。如在图16c和图16d中图示的，介电层13的平面形状与金属电阻器层17f的平面形状相同。根据第三实施例，第一电极层11作为第五层形成在金属电阻器层17f上。

在图15a和图15b中图示了在这种情况下的电源阻抗zs的模拟结果。与图7相比较，已经确认：随着金属电阻器部17的电阻值增加，延伸了在10ghz或者以上的高频区域中的、电源阻抗zs不大于1ω的区域。

6.第三实施例的效果

通过模拟已经确认：凭借金属电阻器部17f，延伸了在10ghz或者以上的高频区域中的、电源阻抗zs不大于1ω的区域，即，降低了电源阻抗。

也可以说，在无连接布线的情况下形成了与薄膜电容器10串联连接的电阻器(金属电阻器层17f)。另外，可以通过使用诸如溅射等用于形成薄膜电容器10的薄膜形成技术来形成金属电阻器层17f。

<第四实施例>

将参照图17至图20对第四实施例进行描述。图19是图示了根据第四实施例的薄膜电容器部1c的配置的示意性放大图。

在根据第四实施例的半导体器件100c中，根据第一实施例的环形(薄板状)金属电阻器部17与根据第三实施例的金属电阻器层17f结合。即，在第四实施例中，如在图17和图18中图示的，设置有金属电阻器部17和金属电阻器层17f两者，该金属电阻器部17和金属电阻器层17f的电阻值分别为1ω。在图20中图示了在这种情况下的电源阻抗zs的模拟结果。可以确认：当电阻值为1ω时，可以获得与根据第一实施例的当金属电阻器部17具有2ω时的电源阻抗特性相似的电源阻抗特性。即，可以将在大约60mhz处的反谐振点的峰值降低至与当金属电阻器部17具有2ω时相似的程度，并且可以抑制在大约1.3ghz处的反谐振的生成。另外，在10mhz或者以下处的电源阻抗特性与在图6a中的电源阻抗特性相似。

7.第四实施例的效果

也可以说，凭借金属电阻器层17f，可以在无连接布线的情况下形成与薄膜电容器10串联连接的电阻器。还已经确认：通过将金属电阻器层17f添加至形成在电力供应路径30中的金属电阻器部17，增强了仅通过金属电阻器部17产生的电源阻抗降低效果。另外，可以通过使用诸如溅射等用于形成薄膜电容器10的薄膜形成技术来形成与薄膜电容器10串联连接的电阻器(金属电阻器层17f)。

<其它实施例>

本发明不限于在上面的描述和附图中描述的实施例，并且可以包括在本发明的技术范围内的以下实施例。

(1)在第一实施例中，当金属电阻器部17设置在半导体集成电路2的凸块安装面2s与薄膜电容器部1之间时，通过示例的方式将金属电阻器部17设置在凸块22与第一电极层11的第一供应部(11g、11v)之间。然而，这不是一种限制。例如，可以将金属电阻器部17设置在凸块22与第二电极层12的第二供应部(12g、12v)之间。即，当金属电阻器部17设置在半导体集成电路2与薄膜电容器部1之间时，可以将金属电阻器部17设置在凸块22与第一供应部(11g、11v)之间、和在凸块22与第二供应部(12g、12v)之间中的至少一个。

在第一实施例中，可以将金属电阻器部17只设置在第一电极层11的第一供应部(11g、11v)中的仅一个处。即，可以根据需要来确定设置在电力供应路径30中的金属电阻器部17的数量。

(2)在第一实施例中，进一步地，当金属电阻器部17设置在半导体集成电路2的凸块安装面2s与薄膜电容器部1之间时，可以将金属电阻器部17设置在电源焊盘(第一电源焊盘)21v处和lsi芯片2上的接地焊盘(第二电源焊盘)21g处。在这种情况下，同样，可以将电力供应路径30形成得较短，并且可以使金属电阻器部17的连接布线的长度最小化，借此可以抑制与用于金属电阻器部17的连接布线相关联的寄生电感等的生成。即，可以在lsi芯片2高速运行时抑制噪声的生成的同时降低电源阻抗。

(3)在第二实施例中，当金属电阻器部17设置在外部连接凸块19与薄膜电容器部1之间时，通过示例的方式将金属电阻器部17设置在外部连接凸块19与第二电极层12的第一供应部(12g、12v)之间。然而，这不是一种限制。例如，可以将金属电阻器部17设置在外部连接凸块19与第一电极层11的第一供应部(11g、11v)之间。即，当金属电阻器部17设置在外部连接凸块19与薄膜电容器部1之间时，可以将金属电阻器部17设置在外部连接凸块19与第一供应部(11g、11v)之间、和在外部连接凸块19与第二供应部(12g、12v)之间中的至少一个。

在第二实施例中，可以将金属电阻器部17只设置在第二电极层12的第二供应部(11g、12v)中的仅一个处。即，可以根据需要来确定设置在电力供应路径30中的金属电阻器部17的数量。另外，第二实施例可以进一步配置有根据第四实施例的金属电阻器层17f。

(4)在第三实施例和第四实施例中，金属电阻器层17f形成在介电层13上，即，通过示例的方式形成在第一电极层11与介电层13之间。然而，这不是一种限制。金属电阻器层17f可以形成在第二电极层12上，即，在第二电极层12与介电层13之间。

(5)在前面的实施例中，半导体器件100的配置包括薄膜电容器部1和lsi芯片2。然而，这不是一种限制，并且半导体器件100可以配置有在薄膜电容器部1下的中间板以便延伸lsi芯片2的电极间距。

(6)在前面的实施例中，半导体器件100的配置包括薄膜电容器部1和lsi芯片2。然而，这不是一种限制，并且例如，半导体器件100可以配置有在薄膜电容器部1下的中间板以便扩大lsi芯片2的电极间距或者，换句话说，凸块22的间距。

(7)在前面的实施例中，通过示例的方式，薄膜电容器部1具有与lsi芯片2相同的平面形状。然而，这不是一种限制，并且薄膜电容器部1的平面形状可以大于lsi芯片2的平面形状。

(8)在前面的实施例中，第一电极层11是施加有正电源电压的电极，而第二电极层12是施加有负电源电压(接地电压)的电极。然而，这不是一种限制，并且情况可能恰恰相反。即，当第二电极层12可以是施加有正电源电压的电极时，第一电极层11可以是施加有接地电压的电极。

符号说明

1：薄膜电容器部

2：lsi芯片(半导体集成电路)

2s：凸块安装面

10：薄膜电容器

11：第一电极层

11g、11v：第一供应部

12：第二供应层

12g、12v：第二供应部

13：介电层

17：金属电阻器部

17f：金属电阻器层

19：微焊球

22：凸块

21g：接地焊盘(第二电源焊盘)

21v：电源焊盘(第一电源焊盘)

30：电力供应路径

100：半导体器件