半导体封装结构及其封装方法与流程

【技术领域】

本发明涉及半导体封装技术领域，特别涉及一种半导体封装结构及其封装方法。

背景技术：

在产品开发中遇到如图1所示的一款功率模块，此产品的控制芯片的键合线较长(具体请参见图1中圆圈内所示键合线)，且有两根键合线比较接近，在键合时通过高度差控制将其分离。但在塑封时会造成冲线，从而导致键合线短路。

请参考图2a所示，其为图1中的功率模块在塑封前的部分放大俯视示意图；请参考图2b所示，其为图1中的功率模块在塑封后的部分放大俯视示意图。请参考图3a所示，其为图1中的功率模块在塑封前的部分侧面示意图；请参考图3b所示，其为图1中的功率模块在塑封后的部分侧面示意图。由图2a和图3a可知，在塑封前，键合线(或键合丝)a距离键合线b/c较近，且键合线a通过高度差与键合线b/c分离；由图2b和图3b可知，由于塑封冲线造成键合线a与键合线b/c相互短路，且造成键合线与芯片120和130的表面短路。

因此，有必要提供一种改进的技术方案来解决上述问题。

技术实现要素：

本发明的目的在于提供一种半导体封装结构及其封装方法，其可以防止塑封冲线造成的键合线短路。

为了解决上述问题，根据本发明的一个方面，本发明提供一种半导体封装结构，其包括：引线框，其包括有多个引脚；一个或多个芯片，所述芯片设置于所述引线框上，所述芯片背离所述引线框的表面称为第一表面，所述芯片的第一表面上设置有多个焊盘；键合线，其与所述芯片的焊盘相连；涂层，所述涂层位于所述芯片的第一表面上且至少覆盖所述芯片的第一表面上的键合焊线区，该键合焊线区中具有一个或多个焊盘。

进一步的，所述涂层的材料为装片绝缘胶水，且该涂层经烘烤后为固化状 态，所述键合线具有与所述芯片的焊盘相连的连接部，所述涂层包裹至少部分所述连接部。

进一步的，所述涂层材料、半导体封装结构的塑封体的塑封材料和所述芯片的膨胀系数一致。

进一步的，所述多个芯片包括第一芯片和第二芯片，所述第一芯片通过键合线连接第二芯片。

进一步的，所述涂层覆盖所述芯片的第一表面。

根据本发明的另一个方面，本发明提供一种半导体封装方法，提供引线框和芯片，将所述芯片放置于所述引线框上，所述芯片背离所述引线框的表面称为第一表面，所述引线框包括有多个引脚，所述芯片的第一表面上设置有多个焊盘；通过键合工序将键合线与所述芯片的焊盘相连；将涂层材料涂覆于键合有键合线的所述芯片第一表面上以形成涂层，所述涂层至少覆盖所述芯片第一表面的键合焊线区，该键合焊线区中具有一个或多个焊盘；烘烤所述涂层，以使所述涂层固化；所述芯片有一个或多个。

进一步的，所述涂层材料为装片绝缘胶水，所述键合线具有与所述芯片的焊盘相连的连接部，所述涂层包裹至少部分所述连接部。

进一步的，所述涂层材料、半导体封装结构的塑封体的塑封材料和所述芯片的膨胀系数一致。

进一步的，所述多个芯片包括第一芯片和第二芯片，通过键合工序将键合线连接于所述第一芯片和第二芯片之间。

进一步的，所述涂层覆盖所述芯片的第一表面。

与现有技术相比，本发明通过在芯片的表面添加涂层，以对芯片表面上的键合丝进行保护，从而减小塑封注入树脂时对键合线的冲力影响，进而防止塑封冲线造成的键合线短路。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有的功率模块的内部结构示意图；

图2a为图1中的功率模块在塑封前的部分放大俯视示意图；

图2b为图1中的功率模块在塑封后的部分放大俯视示意图；

图3a为图1中的功率模块在塑封前的部分侧面示意图；

图3b为图1中的功率模块在塑封后的部分侧面示意图；

图4为本发明在一个实施例中的半导体封装结构在塑封前的部分侧面示意图；

图5a和图5b为图4中的半导体封装结构和现有半导体封装结构在塑封后的对比示意图；

图6为本发明中的半导体封装结构的封装方法在一个实施例中的流程示意图；

图7a-7c显示了图6所示的封装方法的各个步骤实施后的半导体封装结构的部分侧面示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

由上述背景技术部分的分析可知，对图1所示的功率模块而言，最大的问题是塑封树脂在塑封时有一定的冲击力，而键合线因为非常细、较软，且部分键合线的间距较短，从而极易受力造成键合线间相互短路，键合线与芯片表面短路。

为解决上述问题，可从塑封树脂和键合线材料入手：

1)选取流动性相对较好的塑封树脂，减少塑封树脂对于键合线的冲击力；

2)选取更粗的键合线，以增加抗冲击能力；

3)将以上两项措施综合实施。

但上述解决方案都存在相应的缺点：

对于解决方案1)，由于考虑到功率器件的散热性以及塑封体强度需求，即使选取流动性相对较好的塑封树脂，在塑封树脂注塑时仍会有一定冲击力，而键合线a、b的间距较短，稍微有点冲击力就会造成短路，该方案有改善，但未有效解决问题；

对于解决方案2)，由于受芯片上的焊盘(pad)尺寸的限制，键合线的直径最多由1mil增加到1.2mil，键合线的强度增加有限，该方案未有效解决问题；

对于解决方案3)，实际试验后，该方案确实有一定改善，但因为图1所示的产品中每个模块有3组芯片，任何一组芯片只要有短路情况，整个模块报废；因此，模块不良比例仍较高。

鉴于上述分析，发明人对现有的功率模块的封装结构及其封装方法进行了改进。请参考图4所示，其为本发明在一个实施例中的半导体封装结构在塑封前的部分侧面示意图，其与图3a的主要区别在于，图4所示的半导体封装结构在现有的功率模块封装结构中的芯片130的表面添加了涂层140，该涂层140对芯片130表面的键合丝进行保护，以减小塑封注入树脂时对键合线的冲力影响。

图4所示的半导体封装结构包括引线框110，芯片120和芯片130，键合线，以及涂层140。图4中仅示出了a、b和c三根键合线，实际上还有很多键合线未被示出。芯片120和芯片130均设置于所述引线框110上，所述芯片120背离所述引线框110的表面称为第一表面122，所述芯片130背离所述引线框110的表面称为第一表面132，芯片120和芯片130的第一表面上均设置有多个焊盘(未示出)。所述引线框包括有多个引脚(未示出)。键合线的一端分别与所述芯片130或芯片120上的焊盘相连，另一端分别与所述芯片120或所述芯片130上的焊盘、在引线框110上的对应引脚相连。在一个实施例中，所述芯片120可以形成有功率开关。

所述涂层140位于键合有键合线的芯片130的第一表面132上，且该涂层140至少覆盖所述芯片130的第一表面132的键合焊线区，该键合焊线区中具有一个或多个焊盘。所述键合线具有与所述芯片130的焊盘相连的连接部，所述涂层140包裹与所述芯片130的焊盘相连的至少部分连接部，以支撑和固定所述键合线。这样，所述涂层140可以保护位于芯片130第一表面132上的键合线，减小塑封注入树脂时对键合线的冲力影响。

在一个优选的实施例中，所述涂层140的材料为装片绝缘胶水，且该涂层 140经烘烤后成为固化状态。本发明选用装片绝缘胶水作为涂层140材料的原因在于：

1)由装片绝缘胶水形成的涂层140经烘烤后的固化状态的强度高，固定效果好，抗冲力能力强，如果使用硅胶作为涂层140的材料，则硅胶涂层的固定效果较差，强度不够，不足以保护芯片130第一表面的键合线免受塑封冲线影响；

2)装片绝缘胶水与塑封树脂和芯片130的膨胀系数接近(或一致)，从而可以防止因膨胀系数不匹配造成键合线脱球等其他问题；

3)选择装片绝缘胶水形成涂层140，与半导体工艺更匹配。

需要特别说明的是，在其他实施例中，所述涂层140也可以采用其他绝缘材料，只要其具有较好的固定效果、强调较高，且与塑封树脂和芯片的膨胀系数一致即可。

为了更直观的表明本发明中的涂层140对芯片130第一表面的键合线的保护效果，请参见图5a和图5b所示。图5a为本发明在一个实施例中的半导体封装结构在塑封后的部分俯视图，其由于塑封前在芯片的第一表面上形成有涂层510，故该芯片的第一表面上的键合线受到涂层510的保护未发生位移；图5b为现有技术中的半导体封装结构在塑封后的部分俯视图，其由于在塑封前未在芯片的第一表面上形成有涂层，故该芯片的第一表面上的键合线因塑封冲线造成键合线短路。在图5a所示的实施例中，由于涂层510的面积近似等于其下方的芯片的面积(即涂层510基本覆盖其下方芯片的第一表面)，涂层510将该芯片的第一表面和第一表面的键合丝完全保护了起来，后续即使在塑封时有冲线，也不会造成键合线相互短路，或者键合线被冲倒压到该芯片表面、或者边缘，造成键合线和芯片表面短路的情况。

需要强调的是，在图4所示的实施例中，芯片130的第一表面132上设置有涂层140，以保护位于芯片130第一表面132上的键合线；在其他实施例中，芯片120的第一表面122上也可以设置同样的涂层，从而保护位于芯片120第一表面122上的键合线。在其他实施例中，所述涂层140可以覆盖所述芯片130的整个第一表面132。

根据本发明的另一个方面，本发明提供一种半导体封装结构的封装方法。

请参考图6所示，其为本发明中的半导体封装结构的封装方法600在一个 实施例中的流程示意图。图7a-7c显示了图6所示的封装方法的各个步骤实施后的半导体封装结构的部分侧面示意图。所述封装方法600包括如下步骤。

步骤610、如图7a所示，提供引线框710、芯片720和芯片730，将芯片720和芯片730置于所述引线框710上，其中，芯片720背离所述引线框710的表面称为第一表面722，所述芯片730背离所述引线框710的表面称为第一表面732。所述引线框包括有多个引脚(未示出)，芯片720和芯片730的第一表面上均设置有多个焊盘(未示出)。在一个实施例中，所述芯片720中形成有功率开关。

步骤620、通过键合工序将键合线与所述芯片的焊盘相连。具体如图7b所示，通过键合工序将键合线的一端与芯片720或芯片730上的焊盘相连，另一端分别与所述芯片720上的焊盘或所述引线框710上的对应引脚相连。其中图7b中仅示意出了a、b、c三根键合线。

步骤630、如图7c所示，将涂层材料涂覆于键合有键合线的芯片730的第一表面732上，以形成涂层740，该涂层740至少覆盖所述芯片730第一表面的键合焊线区，该键合焊线区至少包括一个或多个焊盘。在图7c中，所述涂层740覆盖所述芯片730的第一表面732。

步骤640、烘烤所述涂层740以使所述涂层740固化。

接下来，可以进行塑封步骤以及后续的其他步骤。

在一个实施例中，涂层740的材料为装片绝缘胶水。

此外，图7a-7c中仅仅示意出了半导体封装结构的部分区域，其只是示例性的给出了一个第一芯片720和一个第二芯片730，实际上第一芯片720和第二芯片730可以有多个，也可以只有一个。

综上所述，与现有技术相比，本发明在键合工序后，增加coating(涂层)工序，即在芯片表面的键合焊线区点胶水，并进行烘烤，由于烘烤后胶水固化，故其可以保护芯片表面的键合线，减小塑封注入树脂时对键合线的冲力影响，从而有效解决键合丝之间，以及键合丝与芯片表面的短路情况，明显减少产品的不良比例。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任 何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。