半导体装置封装及制造其的方法与流程

本发明涉及半导体装置封装及制造其的方法。具体来说，本发明涉及具有集成无源装置的半导体装置封装及制造其的方法。

背景技术：

至少部分地藉由更小的尺寸和增强的处理速度的需求所驱动，半导体装置已逐渐变得越来越复杂。与此同时，存在有进一步小型化含有这些半导体装置的许多电子产品的需求。

然而，半导体装置的小型化可对半导体装置产生不利的性能影响。期望减少由半导体装置所占用的空间，而不损害其的性能。

技术实现要素：

根据本发明的一实施例，半导体装置封装包括半导体衬底、第一图案化导电层、绝缘体层、第二图案化导电层、和第一介电层。该第一图案化导电层配置在该衬底之第一表面上。该绝缘体层配置在该衬底之该表面上且覆盖该第一图案化导电层。该第二图案化导电层由该绝缘体层所包封。该第一介电层配置在该绝缘体层上。

根据本发明的另一实施例，一种制造半导体装置的方法包括提供衬底，在该衬底之表面上形成第一图案化导电层；在该衬底上形成第二图案化导电层以覆盖该第一图案化导电层；氧化该第二图案化导电层以形成第一绝缘体层；在该绝缘体层上形成第三图案化导电层；移除该第三图案化导电层之一部分；形成第四图案化导电层以覆盖该第一绝缘体层和该第三图案化导电层之剩余部分；以及氧化该第四图案化导电层以形成第二绝缘体层。

附图说明

图1为根据本发明的一实施例的半导体装置封装的截面图。

图2为根据本发明的一实施例的半导体装置封装的截面图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K、图3L、图3M和图3N说明根据本发明的一实施例的半导体装置封装的制造方法。

图4为根据本发明的一实施例的半导体装置封装的透视图。

图5为根据本发明的一实施例的半导体装置封装的示意电路图。

图6提供针对图5的电路所模拟的信号线图。

图7提供针对图5的电路所模拟的信号线图。

贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。本发明的实施例将从结合附图进行的以下详细描述更显而易见。

具体实施方式

期望提供一种具有良好性能而相对小的半导体装置。还期望在较小的半导体装置内提供无源装置(例如电容器)。

相对于某一组件或组件的群组或组件或组件的群组的某一平面而指定空间描述，例如“之上”、“之下”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“更高”“下部”、“上部”、“上方”、“下方”等，以用于定向如相关联图中所展示的组件。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上配置，其限制条件为本发明的实施例的优点是不因此配置而有偏差。

图1为根据本发明的一实施例的半导体装置1的截面图。半导体装置封装1包括衬底10，图案化导电层11、13和14、绝缘体层12、介电层15和17、导电垫16、导电柱101、导电材料18和裸片20。

在一个或多个实施例中，衬底10包括玻璃、硅或二氧化硅(SiO₂)中的一者或组合。在其它实施例中，可以使用其他材料。

导电柱101从衬底10的第一表面(以图1定向上的上表面)延伸到衬底10的第二表面，并且将第一表面上的电路与第二表面上的电路电连接。在一个或多个实施例中，导体柱101包括铜或另一种合适的金属或合金。在其它实施例中，使用其他的导电材料。

导电垫16被配置在衬底10的第二表面上，且导体柱101电连接到导电垫16。在一个或多个实施例中，导体柱101直接实体连接到导电焊垫16。在一个或多个实施例中，导电垫16包括铝或另一种合适的金属或合金。在其它实施例中，使用其他的导电 材料。

裸片20被配置在衬底10的第二表面上。介电层17被配置在衬底10的第二表面上，且覆盖导电垫16的部分和裸片20的周边。经由介电层17而暴露裸片20和导电垫16的剩余部分。在一个或多个实例中，介电层17包括(东京应化工业公司(Tokyo Ohka Kogyo CO.,LTD.)所制造)。在其他实施例中，介电层17包括聚酰亚胺(PI)或其他合适的介电材料。

导电材料18被配置在由介电层17所暴露的导电垫16中的每一者的部分上。导电材料18为例如焊料。

图案化导电层11被配置在衬底10的第一表面上并且电连接到导电柱101。在一个或多个实施例中，图案化导电层11被直接实体连接到导电柱101。

图案化导电层11可包括一个或多个迹线。图案化导电层11的迹线中的每一者可在第一方向上延伸。例如，每个迹线可以沿着在图1中所示的方向XX'上延伸。在其他实施例中，每个迹线可沿另一方向上延伸，或不同的迹线可以在不同的方向上延伸。图案化导电层11的每个迹线具有约4.5微米(μm)至约5.5μm的宽度。在一个或多个实施例中，针对图1的实施例中的图案化导电层11的迹线，在迹线上以中心到中心(center-to-center)所测量的迹线空间或间距为约4.5μm至约5.5μm。

绝缘体层12被配置在衬底10的第一表面上。绝缘体层12覆盖图案化导电层11、13和14。在一个或多个实施例中，绝缘体层12的厚度为约0.05μm到约0.6μm。在一个或多个实施例中，绝缘体层12的厚度为约0.2μm到约0.5μm。绝缘体层12可包括高介电常数(permittivity)材料。在一个或多个实施例中，绝缘体层12的介电常数为介电层17的介电常数的五倍。举例而言，绝缘体层12的介电常数可为约每米26法拉(F/m)到约26.5F/m，且介电层17的介电常数可为约3F/m至约3.5F/m。在一个或多个实施例中，绝缘体层12包括五氧化二钽(Ta₂O₅)或其他合适的材料。

在绝缘体层12内完全包封装图案化导电层13。图案化导电层13可包括多个迹线。图案化导电层13的迹线中的每一者可在与方向XX'形成一角度的同一方向上延伸。举例而言，图案化导电层13的每个迹线可以沿方向"Y"延伸，其正交或垂直于在图1的实施例的方向XX'，但在另一个实施例中也可以是针对方向XX'呈另一个角度。在一个或多个实施例中，图案化导电层13的迹线中的多个迹线中的每一个和图案化导电层11的迹线中的多个迹线中的每一个相交而形成交叉点的矩阵。图案化导电层13中的每个迹线具有约4.5μm到约5.5μm的宽度。在一个或多个实施例中，针对图1的实施例中的图案化导电层13的迹线，在迹线上以中心到中心所测量的迹线空间或间距 为约4.5μm至约5.5μm。

在图1的实施例中，绝缘体层12具有与对应于图案化导电层13、14的一部分的轮廓的不规则表面的横截面轮廓。在其它的实施例中，绝缘体层12具有实质上平坦的上表面。在一个或多个实施例中，图案化导电层13和图案化导电层11之间的绝缘体层12的厚度为约0.05μm到约0.6μm。

图案化导电层11和13的迹线的交叉点中的一些或全部(例如，在交叉点的矩阵中)、图案化导电层11和图案化导电层13、连同图案化导电层11和13之间的绝缘体层12形成电容Cm。因此，在一个或多个实施例中，电容器Cm的矩阵对应于交叉点的矩阵。举例而言，电容器Cm的这种矩阵可在触摸传感器产品中使用。在一个或多个实施例中，每个电容器Cm具有(例如，在电极板的)约4.5x4.5μm²到约5.5x5.5μm²的表面区域。

图案化导电层14配置在衬底10的第一表面上且由绝缘体层12所覆盖。图案化导电层14可完全由绝缘体层12覆盖，除了图案化导电层14的最下表面。如图1所示，图案化导电层14向上和向内(在所显示的定向上)逐步延伸，以覆盖由绝缘体层12所形成似阶梯的结构，以使图案化导电层14的一部分被定位在第一图案化导电层11上。

在一个或多个实施例中，图案化导电层11、13和14中的一个或多个包括铝(Al)、铜(Cu)、或它们的合金，如铝铜(AlCu)中的一个或多个。图案化导电层11、13、和14中的一个或多个可以是另一种合适的导电材料、金属或合金。用于图案化导电层11、13和14中的两个或多个的材料可以是相同的或不同的。

介电层15配置在绝缘体层12上。介电层15覆盖绝缘体层12。在一个或多个实施例中，介电层15包括与介电层17类似的材料、或相同的材料。

图2为根据本发明的一实施例的半导体装置封装2的截面图。半导体装置封装2包括衬底10、图案化导电层11、13和104、介电层15和17、导电垫16、导电柱101、103和105、导电材料18及裸片20。衬底10、介电质17、导电垫16、导电柱101、导电材料18、以及裸片20为类似于相对于图1所描述类似编号的组件。

图案化导电层11可包括一个或多个迹线。在图2的实施例中，图案化导电层11的每个迹线具有约20μm的宽度。在一个或多个实施例中，针对图2的实施例中的图案化导电层11的迹线，在迹线上以中心到中心所测量的迹线空间或间距为约20μm。

图案化导电层13和104配置在第一图案化导电层11上。图案化导电层13可包括多个迹线。在一个或多个实施例中，图案化导电层13的迹线中的多个迹线中的每一个和图案化导电层11的迹线中的多个迹线中的每一个相交而形成交叉点的矩阵。在一个 或多个实施例中，图案化导电层13中的每个迹线具有约20μm的宽度。在一个或多个实施例中，针对图2的实施例中的图案化导电层13的迹线，在迹线上以中心到中心所测量的迹线空间或间距为约20μm。

在一个或多个实施例中，图案化导电层11、13和104中的一个或多个包括Al、Cu、或它们的合金，如AlCu中的一个或多个。图案化导电层11、13、和104中的一个或多个可以是另一种合适的导电材料、金属或合金。用于图案化导电层11、13和104中的每一者的材料可以是不同的。

导电柱103将图案化导电层104电连接到导电垫16。导电柱105将图案化导电层104电连接到图案化导电层11。

介电层15配置在衬底10的第一表面上，使得导电层11、13和104和导电柱103和105部分地或完全地由介电层15所包围。导电层11、13和104和导电柱103和105不会从图2的实施例中的介电层15的侧面或顶面露出。在一个或多个实施例中，介电层15在其最厚部分的厚度大约为10μm。在一个或多个实施例，衬底10的第一表面和图案化导电层13和104的每一者的底表面之间的介电层1的的厚度为约5μm。在一个或多个实施例中，图案化导电层11和13之间的介电层15的厚度为约3μm到约4μm。

图案化导电层11和13的迹线的交叉点中的一些或全部(例如，在交叉点的矩阵中)、图案化导电层11和图案化导电层13、连同图案化导电层11和13之间的介电层15形成电容Cm'。因此，在一个或多个实施例中，电容器Cm'的矩阵对应于交叉点的矩阵。举例而言，电容器Cm'的这种矩阵可在触摸传感器产品中使用。在一个或多个实施例中，每个电容器Cm'具有(例如，在电极板的)约20x20μm2的表面区域。在一个或多个实施例中，介电层15的介电常数可为约3F/m到约3.5F/m。

图案化导电层13的迹线宽度的降低(例如，如比较于图2的图1)可导致在给定区域内相对更多的电容器，其可以提高分辨率和/或该传感器装置的灵敏度。此外，由于绝缘体层12具有相对高的介电常数，且因为图案化导电层11和13之间的距离是相对短的，所以在图案化导电层13的迹线的宽度减小将不会显着地改变每个的电容的电容值。因此，在本发明中描述的装置和技术提供了在电路设计的灵活性。

图3A到图3N说明一种半导体装置封装的制造方法，例如图1的半导体装置封装。

参照图3A，提供界定多个孔70的衬底10。在一个或多个实施例中，衬底10包括玻璃、硅或SiO₂中的一者或组合。在其它实施例中，衬底10包括另一种合适的材料。 孔70可通过激光钻，蚀刻或其它适当的技术从衬底10的第一表面上形成。

参照图3B，导电材料如铜或另一种合适的材料被施加以填充孔70，且从而在衬底10中形成多个导电柱101。导电材料可以使用例如电镀技术施加。

参照图3C，移除衬底10的第一表面上的导电材料，例如藉由蚀刻、化学-机械抛光(CMP)或其他合适的技术。

参照图3D成藉由涂布、溅射、电镀、光刻法或其它合适的技术在衬底10的第一表面上形成图案化导电层11，以使得图案化导电层11和导电体柱101中的一些实体连接且电连接。

参照图3E，藉由涂布、溅射或电镀金属在衬底10的第一表面和图案化导电层11上形成层12a。在一个或多个实施例中，藉由在图案化导电层11和衬底10的第一表面上溅射钽以形成层12a。藉由例如光刻技术而图案化层12a而形成图案化导电层12a。在图案化导电层11边缘附近的图案化导电层12a可具有如图3E的实施例所示的似阶梯的结构。

参照图3F，在图案化导电层12a上进行阳极氧化处理，以形成金属氧化物层121。在图案化导电层12a的金属为钽的一个实施例中，钽氧化为Ta₂O₅。

参照图3G，藉由涂布、溅射或电镀金属形成导电层13a，以覆盖衬底10的第一表面和金属氧化物层121。

在一个或多个实施例中，图案化导电层11和13a中的一个或两个包括包括Al、Cu、或它们的合金，如AlCu中的一个或多个。图案化导电层11和13a中的一个或两个可包括另一种合适的导电材料、金属或合金。用于图案化导电层11和13a中的材料可以是相同的或不同的。

参照图3H，在导电层13a上使用光刻技术形成图案化导电层13和图案化导电层14。图案化导电层14可在金属氧化物层121的似阶梯的结构上具有似阶梯的结构。藉由图案化导电层13和14以暴露金属氧化物层121的一部分。

参照图3I，藉由涂布、溅射或电镀金属在衬底10的第一表面、图案化导电层13和14和金属氧化物层121的暴露部分上形成层12b。在一个或多个实施例中，藉由在衬底10的第一表面、图案化导电层13和14和金属氧化物层121的暴露部分上溅射钽以形成层12b。

参照图3J，在层12b上进行阳极氧化处理，以形成金属氧化物层。在图案化导电层12b的金属为钽的一个实施例中，钽氧化为Ta₂O₅。金属氧化物层121和氧化层12b一起形成绝缘体层12。

参照图3K，形成介电层15以覆盖绝缘体层122。例如，可以藉由在绝缘体层122上涂布介电材料而形成介电层15。接着可在涂布介电材料上执行固化过程(例如，在大约370℃的温度下)以固化介电层15。在一个或多个实施例中，介电层15是PI或是在其他实施例中，介电层15是另一种合适的介电材料。

使用粘合剂附连载体19到介电层15(在图3K中未示出)。

参照图3I，倒置衬底10(例如：翻转)，使得载体19提供用于后续处理的支撑。

CMP技术被用于移除衬底10的第二表面(现在显示面朝上)的一部分，以暴露导电柱101。

参照图3M，在导电柱101上形成导电垫16以电连接导电柱101。接着，形成图案化介电层17以覆盖衬底10的第二表面的部分和导电垫16的部分，并且暴露衬底10的第二表面的剩余部分和导电垫16。形成介电层17的方式类似形成介电层15的方式。举例而言，介电层17可藉由光刻和蚀刻技术图案化，直到暴露导电垫16的部分和衬底10的第二表面。

参照图3N，导电材料18可附连和电连接到导电垫16的暴露部分。导电材料18可以是，例如，焊料或其它适合的金属或合金。裸片20被附连到衬底10的第二表面的暴露部分，以形成如在图1中所示的半导体装置封装1的半导体装置封装。

图4为根据本发明的一实施例的半导体装置封装3的透视图。在本实施例中，半导体装置封装3可以用作传感器装置。如从图4的透视图中所见，半导体装置封装3包括衬底10、图案化导电层11(在本实施例中示出为包括五个迹线)、图案化导电层13(在本实施例中包括五个迹线)、和一个介电层15。为使下面的讨论清楚，在图4中未示出的半导体装置封装3的其它部分，且介电层15以轮廓示出。图案化导电层13配置并跨越图案化导电层11的上方。为了说明的目的，图4中表明一个手指可在图案化导电层11和13的交叉点处接触电介质层15。这样的接触可使一个或多个底层的电容器(例如，类似于各自图1或2的电容器Cm或Cm')的电容值改变。这种改变可藉由半导体装置封装3或附连到半导体装置封装3的装置内的电路被检测到。

图5为图1的半导体装置封装1或图2的半导体装置封装2的示意电路图。节点11'表示图1或图2的图案化导电层11，且节点13'表示图1或图2的图案化导电层13，以使得图5示意图中的电容器505(标记为Cm”)表示图1或图2中个别电容器Cm或Cm'的组合。具有有效源电阻Rs的电源510在节点11处施加驱动信号(例如，电压)到电容器505。例如，驱动信号可以是一个方波。电容器505根据驱动信号的电压而充电或放电。传感器515(表示为传感器515的有效负载电阻Rt)被用于在节点13中感测 电压，其将是在稳定状态大约为零。当电容器505的电容改变时(例如，藉由如图4所讨论的手指按压)，在节点13由传感器515感测到的电压将相应改变。因此，电容式压力传感器可以由个别图1或图2的半导体装置封装1或2(且类似于图4的半导体装置封装3)来实现。

图6是当电容器505的电容值不改变时，驱动信号("驱动信号")对在图5的节点13处的感测电压("接收器信号")的模拟的线图。一个脉冲或方波的一个周期，显示为图6中的驱动信号。在图6中线图的左边所示，当在驱动信号的上升边缘处驱动信号从约零(0)伏(V)增加到约2.8V时，感测电压表现出一个短持续时间的峰值(在正方向)。在图6中线图的中间所示，当在驱动信号的下降边缘处驱动信号从约2.8V减少到约0V时，感测电压表现出另一个短持续时间的峰值(在负方向)。所示出的两个峰值是该装置的特征。

图7提供模拟的图5的节点13处的感测电压的三条线图701、702和703，以显示如何可使用本发明的技术来检测手指触摸。每个线图701、702、703示出了在驱动信号的上升边缘期间，在节点13处的感测电压。线图701表示没有手指触摸时、线图702表示当一手指按压在介电层15上时使用图1的半导体装置封装1的电容器Cm来感测，且线图703表示当一手指按压在介电层15上时使用图2的半导体装置封装2的电容器Cm'来感测。如图7中可以看出，手指按压可以使用图1的电容器Cm或图2的电容器Cm'的任一者进行检测。还可以看出，相较于图1的电容器Cm，图2的电容器Cm'提供在感测电压中更大的变化。

如本文中所使用，术语“大致”、“实质上”、“实质”及“大约”用以描述及考虑小变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形精确地发生的情况以及其中事件或情形极近似于发生的情况。举例来说，所述术语可以指小于或等于±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。对于另一实例，所述术语「实质上平坦」可指约5μm到约10μm的表面的最高点与最低点之间的差异。

另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。

虽然已参考本发明的特定实施例描述及说明本发明，但这些描述及说明并不限制 本发明。所属领域的技术人员应理解，在不脱离如通过所附权利要求书界定的本发明的真实精神及范围的情况下，可做出各种改变且可取代等效物。所述说明可能未必按比例绘制。归因于制造工艺及公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或工艺适应于本发明的目标、精神及范围。所有此类修改希望属于所附权利要求书的范围内。虽然本文揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本发明的限制。