用于制作半导体器件的方法和半导体器件与流程

在此通过参考并入2015年8月27日提交的日本专利申请No.2015-167598的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及一种用于制作半导体器件的方法和半导体器件。更具体而言，本发明涉及一种能够有效应用于包括固态图像感测元件的半导体器件及其制造方法的技术。

背景技术：

众所周知，在具有自动聚焦系统功能的数码相机中使用的固态图像感测元件(图像元件)中，在形成图像感测元件的多个像素中的每个像素中设置两个或更多个光电二极管，其中对于该图像感测元件应用成像表面相差技术。

专利文件1(日本未审专利申请公开No.2002-165126)描述了这样的结构：其中，在使用相差检测系统的固态图像感测元件的像素中设置的两个光电二极管之间的区域中，灵敏区域相互重叠。

技术实现要素：

使得从形成在一个像素上方的微透镜的左边部分入射的光和从右边部分入射的光分别入射到像素中包括的两个光电二极管上。在这个步骤中，入射到一个光电二极管上的光在比光电二极管更深的区域中产生电子。电子可以随机地聚集在另一光电二极管中。在这种情况下，在两个二极管之间造成入射光的错误检测，不利地导致焦点的自动检测精度的恶化。

其它的目的和新颖特征将从本说明书和附图的描述中变得明显。

将简要描述本申请中公开的实施例中的代表性实施例的概要如下。

一个实施例的半导体器件在形成像素中的第一光电二极管的第一N型半导体区域与形成像素中的第二光电二极管的第二N型半导体区域之间的正下方的阱区域中具有隔离区域，隔离区域具有比阱区域更高的杂质浓度。

此外，另一实施例的用于制作半导体器件的方法包括：在形成像素中的第一光电二极管的第一N型半导体区域与形成像素中的第二光电二极管的第二N型半导体区域之间的正下方的阱区域中形成隔离区域，隔离区域具有比阱区域更高的杂质浓度。

根据本申请中公开的一个实施例，可以改善半导体器件的特性。具体而言，可以提高图像感测元件的聚焦精度。

附图说明

图1是示出本发明第一实施例的半导体器件的配置的示意图；

图2是示出本发明第一实施例的半导体器件的像素的平面图；

图3是示出本发明第一实施例的半导体器件的横截面图；

图4是示出本发明第一实施例的半导体器件的等效电路图；

图5是包括本发明第一实施例的半导体器件的横截面图以及示出半导体区域的密度分布的曲线图的示图；

图6是包括本发明第一实施例的半导体器件的横截面图以及示出半导体区域的密度分布的曲线图的示图；

图7是包括本发明第一实施例的半导体器件的横截面图以及示出半导体区域的密度分布的曲线图的示图；

图8是示出本发明第一实施例的半导体器件的制作步骤的流程的示图；

图9是示出在制作步骤期间的本发明第一实施例的半导体器件的横截面视图；

图10是示出图9之后制作步骤期间的半导体器件的平面图；

图11是示出图9之后制作步骤期间的半导体器件的横截面视图；

图12是示出图10之后制作步骤期间的半导体器件的平面图；

图13是示出图10之后制作步骤期间的半导体器件的横截面图；

图14是示出图12之后制作步骤期间的半导体器件的平面图；

图15是示出图12之后制作步骤期间的半导体器件的横截面图；

图16是示出图14之后制作步骤期间的半导体器件的平面图；

图17是示出图14之后制作步骤期间的半导体器件的横截面图；

图18是示出图16之后制作步骤期间的半导体器件的平面图；

图19是示出图16之后制作步骤期间的半导体器件的横截面图；

图20是示出图18之后制作步骤期间的半导体器件的平面图；

图21是示出图20之后制作步骤期间的半导体器件的平面图；

图22是示出图20之后制作步骤期间的半导体器件的横截面图；

图23是示出图21之后制作步骤期间的半导体器件的平面图；

图24是示出图21之后制作步骤期间的半导体器件的横截面图；

图25是示出图23之后制作步骤期间的半导体器件的平面图；

图26是示出图23之后制作步骤期间的半导体器件的横截面图；

图27是示出本发明第二实施例的半导体器件的平面图；

图28是示出本发明第二实施例的半导体器件的制作步骤的流程的示图；

图29是示出本发明第二实施例的改型例子的半导体器件的平面图；

图30是示出本发明第三实施例的半导体器件的平面图；

图31是示出本发明第三实施例的半导体器件的横截面图；

图32是示出在制作步骤期间的本发明第三实施例的半导体器件的横截面图；

图33是示出比较例子的半导体器件的横截面图；

图34是示出通过用于执行成像表面相差系统的自动聚焦的半导体器件的操作而获得的信号的示图；以及

图35是示出比较例子的半导体器件的平面图。

具体实施方式

以下将参考附图来详细描述本发明的实施例。另外，在用于描述实施例的所有附图中，具有相同功能的元件被给出相同的附图标记，并且省略对其的重复描述。此外，在后面的实施例中，除非另有相反要求，原则上将不再重复对相同或相似部件的描述。

此外，在下文中，将对以下情况给出描述：像素的阱区域由P型半导体区域形成，并且光电二极管由N型半导体区域形成。然而，在阱区域和光电二极管分别具有相反的导电类型时，也可以产生相同的效果。此外，在下文中，作为例子将描述光从固态图像感测元件的上表面侧入射到其上的元件。然而，在BSI(背侧照明)类型的固态图像感测元件的情况下，在使用相同的结构或工艺流程时也可以产生与以下实施例相同的效果。

另外，附图标记“^-”和“⁺”分别表示n型或p型导电类型的杂质的相对密度。例如，在N型杂质的情况下，杂质密度按照“N^-”、“N”和“N⁺”的顺序增加。

此外，本申请中使用的术语“高度”表示距离半导体衬底的主表面的距离。本申请中使用的术语“深度”表示从半导体衬底的主表面朝着半导体衬底的底表面的距离。

第一实施例

本实施例的半导体器件涉及固态图像感测元件，且更具体而言涉及在一个像素中具有多个光电二极管的固态图像感测元件。固态图像感测元件是CMOS(互补金属氧化物半导体)图像传感器，且具有输出信息的功能，所述信息是通过成像表面相差系统的焦点检测方法来执行自动聚焦所需要的。在下文中，将描述隔离区域的形成以便防止在像素中的相邻光电二极管下方的衬底中通过光电转换产生的电子在两个光电二极管之间移动。

关于半导体器件的结构和功能

在下文中，通过参考图1-图3以及图5-图7，将描述本实施例的半导体器件的结构。通过参考图4和图34，将描述本实施例的半导体器件的功能。图1是示出本实施例的半导体器件的配置的示意图。图2是示出本实施例的半导体器件的固态图像感测元件中包括的一个像素的放大平面图。图3是沿着图2的线A-A的横截面图。图4是示出本实施例的半导体器件的等效电路图。图5-图7都是包括本实施例的半导体器件的横截面图以及示出半导体器件中形成的半导体区域的密度分布的曲线图的示图。图34是示出通过半导体器件的用于执行成像表面相差系统的自动聚焦的操作而获得的信号的示图。

此外，在此处，作为像素的一个例子将假设四晶体管型像素用作CMOS图像传感器中的像素实现电路进行描述，这并非限制性的。也就是说，在每个像素中，在包括两个光电二极管的光接收区域周围设置外围晶体管的三个晶体管以及传递晶体管。在此处，外围晶体管表示重置晶体管、放大晶体管和选择晶体管。在后面的平面图中，参考平面图给出描述，在所述平面图中省略每个像素的一些晶体管(外围晶体管)并且只示出光电二极管、浮置扩散电容部分以及传递晶体管。

本实施例的半导体器件的固态图像感测元件是CMOS(互补金属氧化物半导体)图像传感器，且具有图1所示的像素阵列部分PEA、读取电路CC1和CC2、输出电路OC、行选择电路RC、控制电路COC和存储器电路MC。

在像素阵列部分PEA中，多个像素PE被布置在矩阵中。换句话说，在形成固态图像感测元件的半导体衬底的上表面处，在沿着半导体衬底主表面的X轴方向和Y轴方向上布置多个像素PE。图1所示的X轴方向是沿着形成固态图像感测元件的半导体衬底的主表面的方向以及是沿着布置像素PE的行方向的方向。另外，作为沿着半导体衬底主表面的方向并且与X轴方向正交的Y轴方向是沿着布置像素PE的列方向的方向。换句话说，像素PE被对准并且布置在矩阵中。

多个像素PE中的每个像素产生与施加的光的强度相对应的信号。行选择电路RC根据行来选择多个像素PE。行选择电路RC选择的像素PE分别将产生的信号输出到后面描述的输出线OL(见图4)。读取电路CC1和CC2彼此相对地布置在Y轴方向中，且像素阵列部分PEA插入在它们之间。读取电路CC1和CC2中的每个电路将从像素PE输出的信号读取到输出线OL，并且将读取信号输出到输出电路OC。存储器电路MC是用于临时存储来自输出线OL的信号的存储器部分。

读取电路CC1从多个像素PE的读取电路CC1一侧上的一半像素PE处读取信号，并且读取电路CC2从读取电路CC2一侧上的剩余一半像素PE处读取。输出电路OC输出读取电路CC1和CC2从像素PE读取的信号至当前固态图像感测元件外部。控制电路COC整体控制整个固态图像感测元件的操作，并且控制当前固态图像感测元件的其它构成元件的操作。存储器电路MC存储从像素PE的两个光电二极管中的一个光电二极管输出的信号，由此用于测量从两个光电二极管中的每个光电二极管输出的电荷的量值。

图2示出在像素阵列部分PEA的平面图中(见图1)与一个微透镜ML重叠的一个像素PE。换句话说，每个像素PE具有一个微透镜ML。在此处，微透镜ML的轮廓和像素隔离区域CS的轮廓都通过虚线来表示。

一个像素PE的大多数面积被包括形成在半导体衬底SB的上表面的光电二极管PD1和PD2的光接收部分占据(见图3)。多个外围晶体管(没有示出)被设置在光接收部分的周围。外围晶体管和光接收部分的每个有源区域AR的外部边缘被元件隔离区域EI包围。本文所使用的术语“外围晶体管”分别表示图4所示的重置晶体管RST、放大晶体管AMI和选择晶体管SEL。

图2所示的光接收部分的有源区域AR在平面图中具有近似矩形的形状。在有源区域AR中，光电二极管PD1和PD2在X轴方向(沿着半导体衬底的主表面的方向)并排设置。光电二极管PD1和PD2彼此分开形成。光电二极管PD1和PD2在平面图中都具有矩形形状。

浮动扩散电容部分FD是用作设置成与光电二极管PD1相邻的传递晶体管TX1和设置成与光电二极管PD2相邻的传递晶体管TX2中的每个漏极区域的半导体区域，并且浮动扩散电容部分FD形成在有源区域AR中。浮动扩散电容部分FD是电浮动状态。为此，除非重置晶体管工作，否则在浮动扩散电容部分FD中聚集的电荷被保持。

传递晶体管TX1和TX2中的每个漏极区域是形成在半导体衬底的主表面处的N⁺型半导体区域。半导体区域的上表面与接触插塞(未示出)耦合。另外，栅电极G1和G2的每个上表面也和接触插塞(未示出)耦合。

光电二极管PD1由形成在半导体衬底的主表面处的N^-型半导体区域N1和P型半导体区域的阱区域WL形成。类似地，光电二极管PD2由形成在半导体衬底的主表面处的N^-型半导体区域N2和阱区域WL形成。换句话说，N^-型半导体区域N1形成光电二极管PD1的阴极，N^-型半导体区域N2形成光电二极管PD2的阴极，并且阱区域WL形成光电二极管PD1和PD2的每个阳极。另外，N^-型半导体区域N1形成传递晶体管TX1的源极区域，N^-型半导体区域N2形成传递晶体管TX2的源极区域。

光接收元件的光电二极管PD1和PD2可以被视作分别形成在N^-型半导体区域N1和N2中。在有源区域AR中，P^-型阱区域WL形成在分别形成N^-型半导体区域N1和N2的每个区域周围。

在平面图中，有源区域AR具有近似矩形的形状。在矩形的四个边中的一个边处形成两个突出部分。突出部分在它们的延伸末端相互耦合。换句话说，有源区域AR具有由突出部分和光接收部分的矩形图案形成的环形平面布局。元件隔离区域EI形成在环形平面布局内部。在突出部分中，分别形成传递晶体管TX1和TX2的相应漏极区域。换句话说，传递晶体管TX1和TX2具有作为公共漏极区域的浮动扩散电容部分FD。此外，栅电极G1和G2分别被设置成在两个突出部分上方延伸。

另外，当输出拍摄图像时，来自像素中的两个光电二极管的信号(电荷)作为一个信号被一起输出。结果，可以获得图像质量与固态图像感测元件(包括多个像素，每个像素只具有一个光电二极管)图像质量相同的图像。

在半导体衬底上方，形成包括导线M1、M2和M3(见图3)的叠置布线层。各个导线在平面图中不与包括光电二极管PD1和PD2的光接收部分重叠。

在半导体衬底中并且在阱区域WL中，在平面图中隔离区域SP形成在与光电二极管PD1和PD2之间的区域重叠的区域中。换句话说，隔离区域SP不形成在半导体衬底的主表面处，而是形成在比半导体衬底的主表面更深的区域中。后面将参考图3描述隔离区域SP的特定形成位置。

隔离区域SP是通过离子注入方法等掺杂P型杂质(例如B(硼))到半导体衬底中而形成的P⁺型半导体区域。换句话说，隔离区域SP的P型杂质浓度高于阱区域WL的P型杂质浓度。

在平面图中，隔离区域SP在作为沿着半导体衬底的主表面的方向并且与X轴方向垂直的Y轴方向上延伸，并且被形成为在Y轴方向上从包括光电二极管PD1和PD2的有源区域AR的一端达到另一端。此外，隔离区域SP被形成为在平面图中与有源区域AR在Y轴方向上的端部相邻的元件隔离区域EI重叠。也就是说，隔离区域SP的端部形成在半导体衬底中比元件隔离区域EI更深的位置处。

另外，用于隔离相应像素PE的像素隔离区域CS形成在有源区域AR周围的元件隔离区域EI正下方。像素隔离区域CS是通过离子注入方法等掺杂P型杂质(例如B(硼))到半导体衬底中而形成的P⁺型半导体区域。像素隔离区域CS形成在相应像素PE之间，并且具有防止电子在半导体衬底中的像素之间移动的作用。在此处，在平面图中，像素隔离区域CS部分地与像素隔离区域CS重叠。

图3示出了沿着一个像素PE(见图2)中的光电二极管PD1和PD2对准的方向的横截面图。在图3所示的横截面图中，没有示出堆叠在半导体衬底SB上方的多个层间绝缘膜之间的边界。P^-型阱区域WL形成在由N型单晶硅等形成的半导体衬底SB的上表面中。用于将有源区域与其它有源区域分开的元件隔离区域EI形成在阱区域WL上方。元件隔离区域EI例如由氧化硅膜形成，且嵌入在半导体衬底SB的上表面中形成的沟槽中。换句话说，元件隔离区域EI与半导体衬底SB的表面接触。

在阱区域WL的上表面中，N^-型半导体区域N1和N2相互分开地形成。与N^-型半导体区域N1形成PN结的阱区域WL用作光电二极管PD1的阳极。与N^-型半导体区域N2形成PN结的阱区域WL用作光电二极管PD2的阳极。N^-型半导体区域N1和N^-型半导体区域N2设置在插入于元件隔离区域EI之间的一个有源区域中。N^-型半导体区域N1和N2的形成深度比元件隔离区域EI更深。

因此，在像素中形成的有源区域中，形成了由N^-型半导体区域N1和阱区域WL形成的光电二极管PD1以及由N^-型半导体区域N2和阱区域WL形成的光电二极管PD2。在有源区域中，光电二极管PD1和PD2被对准并且布置在半导体衬底SB的上表面中，使得夹置其中暴露阱区域WL的区域。换句话说，在半导体衬底SB中，形成了阱区域WL，而在N^-型半导体区域N1和N^-型半导体区域N2之间没有形成隔离区域SP。

隔离区域SP形成在N^-型半导体区域N1和N^-型半导体区域N2正下方。隔离区域SP从N^-型半导体区域N1和N^-型半导体区域N2中的每个底表面的高度(深度)形成达到阱区域WL的底表面的深度，并且没有形成在N^-型半导体区域N1和N^-型半导体区域N2正下方。换句话说，隔离区域SP形成在N^-型半导体区域N1正下方的阱区域WL与N^-型半导体区域N2正下方的阱区域WL之间。隔离区域SP的底部达到阱区域WL与其中没有形成阱区域WL的半导体衬底SP的部分之间的边界的深度。

隔离区域SP是被设置用于防止当光在比N^-型半导体区域N1和N^-型半导体区域N2更深的位置处入射到阱区域WL内部时光电转换产生的电子没有移动到最近的N^-型半导体区域而是移动到其它N^-型半导体区域并聚集在其中。为此，形成隔离区域SP，使得将在N^-型半导体区域N1正下方的阱区域WL与N^-型半导体区域N2正下方的阱区域WL分隔开。

在此处，当具有高P型杂质浓度的隔离区域SP在Y轴方向(见图2)的宽度较大时，在隔离区域SP中通过光电转换产生的电子与隔离区域SP中的空穴成对洇灭，不利地导致像素的灵敏度的退化。此外，即使当隔离区域SP的宽度较小时，隔离区域SP也可以起到防止电子移动的作用。因此，可以理想地最小化隔离区域SP在Y轴方向上的宽度。因而，隔离区域SP的宽度是在制作步骤中可形成的最小尺寸。

像素隔离区域CS形成在元件隔离区域EI正下方。在阱区域WL中，像素隔离区域CS从元件隔离区域EI的下表面形成达到阱区域WL的底表面。像素隔离区域CS的形成可以防止在阱区域WL中产生的电子移动到其它像素。

在半导体衬底SB上方，形成层间绝缘膜IL，以便覆盖元件隔离区域EL和光电二极管PD1和PD2。层间绝缘膜IL是彼此堆叠的多个绝缘膜的叠置膜。在层间绝缘膜IL中，堆叠多个布线层。被层间绝缘膜IL覆盖的导线M1形成在最下面的布线层处。在导线M1上方，经由层间绝缘膜IL形成导线M2。在导线M2上方，经由层间绝缘膜IL形成导线M3。在层间绝缘膜IL的顶部处形成滤色器CF。在滤色器CF上方形成微透镜ML。在固态图像感测元件的操作期间，光经由微透镜ML和滤色器CF被施加到光电二极管PD1和PD2。

导线不形成在包括光电二极管PD1和PD2的有源区域正上方。这是为了防止以下问题：通过微透镜ML入射的光被导线阻止，并且被防止施加到像素的光接收部分的光电二极管PD1和PD2。相反地，导线M1至M3被布置在有源区域以外的其它区域中。这防止在包括外围晶体管的有源区域以及形成在其中的其它部分中出现光电转换。

另外，在本实施例中，将对以下情况给出描述：对于光电二极管，P型阱区域WL用作阳极，N^-型半导体区域N1或N2的扩散层用作阴极。然而不限于此，利用如下固态图像感测元件也可以产生相同的效果，所述固态图像感测元件具有光电二极管，每个光电二极管由N型阱和在N型阱中的P^-型扩散层形成，或者所述固态图像感测元件在其表面具有光电二极管，所述光电二极管包括导电类型与在其表面出现的像素阱的导电类型相同的扩散层。

在下文中，主要参考图4和图34来描述固态图像感测元件的结构和操作。

图4示出了一个像素的等效电路。图1所示的多个像素PE中的每个像素具有图4所示的电路。如图4所示，像素具有用于执行光电转换的光电二极管PD1和PD2、用于传递在光电二极管PD1中产生的电荷的传递晶体管TX1以及用于传递在光电二极管PD2中产生的电荷的传递晶体管TX2。另外，像素具有用于聚集从传递晶体管TX1和TX2传递的电荷的浮动扩散电容部分FD以及用于放大浮动扩散电容部分FD的电势的放大晶体管AMI。像素还包括：选择晶体管SEL，用于选择在放大晶体管AMI处放大的电势是否输出到与读取电路CC1和CC2中的一个电路耦合的输出线OL(见图1)；以及重置晶体管RST，用于将光电二极管PD1和PD2的阴极以及浮动扩散电容部分FD的每个电势初始化到预定电势。传递晶体管TX1和TX2、重置晶体管RST、放大晶体管AMI和选择晶体管SEL例如均是N型MOS晶体管。

光电二极管PD1和PD2的相应阳极被施加负侧电源电势的接地电势GND。光电二极管PD1和PD2的相应阴极分别与传递晶体管TX1和TX2的源极耦合。浮动扩散电容部分FD与相应的传递晶体管TX1和TX2的漏极、重置晶体管RST的源极以及放大晶体管AMI的栅极耦合。重置晶体管RST的漏极和放大晶体管AMI的漏极被施加正侧电源电势VCC。放大晶体管AMI的源极与选择晶体管SEL的漏极耦合。选择晶体管SEL的源极耦合到与读取电路CC1和CC2中的任意一个电路耦合的输出线OL。

然后，将描述像素的操作。首先，传递晶体管TX1和TX2以及重置晶体管RST的栅电极每个都被施加预定电势。结果，传递晶体管TX1和TX2和重置晶体管RST都处于接通状态。然后，光电二极管PD1和PD2中保留的电荷以及浮动扩散电容部分FD中聚集的电荷朝着正侧电源电势VCC流动。结果，光电二极管PD1和PD2以及浮动扩散电容部分FD中的电荷被初始化。然后，重置晶体管RST处于关断状态。

然后，入射光被施加到光电二极管PD1和PD2的PN结，使得在光电二极管PD1和PD2处引起光电转换。结果，在光电二极管PD1和PD2中的每个处产生电荷。电荷通过传递晶体管TX1和TX2全部被传送到浮动扩散电容部分FD。浮动扩散电容部分FD聚集传递来的电荷。这造成了浮动扩散电容部分FD的电势变化。

然后，当选择晶体SEL管处于接通状态时，浮动扩散电容部分FD在变化之后的电势被放大晶体管AMI放大，并且然后输出到输出线OL。然后，读取电路CC1和CC2中的一个电路读取输出线OL的电势。另外，为了执行成像表面相差系统的自动聚焦，光电二极管PD1和PD2中的相应电荷并不通过传递晶体管TX1和TX2被分别同时传递到浮动扩散电容部分FD，而是相应电荷被顺序传递和读取，由此分别读取光电二极管PD1和PD2的电荷的相应值。为了执行图像感测，光电二极管PD1和PD2中的相应电荷被同时传递到浮动扩散电容部分FD。

然后，将更加具体地描述作为本实施例的半导体器件的固态图像感测元件的操作。作为固态图像感测元件的操作，将提到图像感测操作以及自动聚焦操作。

首先，将对在执行图像感测时像素的操作给出描述。在这种情况下，首先，传递晶体管TX1和TX2以及重置晶体管RST的栅电极每个都被施加预定的电势。结果，传递晶体管TX1和TX2以及重置晶体管RST处于接通状态。然后，在光电二极管PD1和PD2中剩余的电荷以及在浮动扩散电容部分FD中聚集的电荷朝着正侧电源电势VCC流动。结果，在光电二极管PD1和PD2以及浮动扩散电容部分FD中的电荷被初始化。然后，重置晶体管RST处于关断状态。

然后，入射光被施加到光电二极管PD1和PD2的PN结，使得在每个光电二极管PD1和PD2处引起光电转换。结果，在光电二极管PD1中产生电荷L1，并且在光电二极管PD2中产生电荷R1。因此，光电二极管PD1和PD2每个都是光接收元件，即，用于通过光电转换产生与其内部的入射光的光量对应的信号电荷的光电转换元件。

然后，电荷被传递到浮动扩散电容部分FD。在图像感测操作中，像素PE中的两个光电二极管PD1和PD2被视作一个光电转换部分来操作。为此，在光电二极管PD1和PD2中的相应电荷被合成并且被读出作为一个信号。也就是说，在图像感测操作中，在两个光电二极管PD1和PD2处分别产生的电荷信号相加，由此被获取作为一个像素信息。

因此，不需要分开读取光电二极管PD1和PD2中的电荷。在这个步骤中，传递晶体管TX1和TX2被接通，由此将电荷传递到浮动扩散电容部分FD。结果，浮动扩散电容部分FD聚集从光电二极管PD1和PD2传递来的电荷。这导致浮动扩散电容部分FD的电势变化。

在此处，将具体描述电荷的合成的过程。在此处，首先，在光电二极管PD1中的电荷L1以及光电二极管PD2中的电荷R1聚集的情况下，栅电极G1和G2被施加电压，使得传递晶体管TX1和TX2处于接通状态。结果，电荷L1和R1被传递到浮动扩散电容部分FD进行合成。

然后，选择晶体管SEL处于接通状态，使得浮动扩散电容部分FD在变化之后的电势被放大晶体管AMI放大。结果，与浮动扩散电容部分FD中的电势变化相对应的电信号被输出到输出线OL。换句话说，选择晶体管SEL被操作，由此将放大晶体管AMI输出的电信号输出到外部。结果，读取电路CC1和CC2(见图1)中的一个电路读取输出线OL的电势。

随后，将对用于执行成像表面像差系统的自动聚焦的像素的操作给出描述。在作为本实施例的半导体器件的固态图像感测元件中，在一个像素中设置多个光电转换部分(例如光电二极管)。由此在一个像素中提供多个光电二极管。这是出于以下的理由：例如，当针对具有成像表面相差类型的自动聚焦检测系统的数码相机使用固态图像感测元件时，可以提高自动聚焦的速度和精度。

关于这种数码相机，通过偏移量、即像素中的一个光电二极管和另一个光电二极管分别检测到的信号之间的相差，来计算聚焦所需要的聚焦透镜的驱动量(移动量)。结果，可以实现短时间聚焦。因而，通过在像素中设置多个光电二极管，可以在固态图像感测元件中形成大量的微小光电二极管。由此，可以提高自动聚焦的精度。因此，为了执行自动聚焦，与图像感测操作不同，需要分开读取在像素中的多个光电二极管中分别产生的电荷。

在自动焦点检测操作中，首先，传递晶体管TX1和TX2以及重置晶体管RST的栅电极都被施加预定的电势。结果，传递晶体管TX1和TX2以及重置晶体管RST都处于接通状态。这导致光电二极管PD1和PD2以及浮动扩散电容部分FD中的电荷的初始化。然后，重置晶体管RST处于关断状态。

然后，入射光被施加到光电二极管PD1和PD2的PN结，使得在光电二极管PD1和PD2中的每个光电二极管处发生光电转换。结果，在光电二极管PD1和PD2处分别产生电荷。在此处，假设在光电二极管PD1中产生的电荷被称作L1，而在光电二极管PD2中产生的电荷被称作R1。

然后，这些电荷之一被传递到浮动扩散电容部分FD。在此处，首先，传递晶体管TX1接通，使得光电二极管PD1中的电荷L1被读出到浮动扩散电容部分FD，导致浮动扩散电容部分FD的电势变化。然后，选择晶体管SEL处于接通状态。因此，浮动扩散电容部分FD在变化之后的电势被放大晶体管AMI放大，并且然后被输出到输出线OL。换句话说，通过放大晶体管AMI放大与电荷检测部分的浮动扩散电容部分FD的电势变化相对应的电信号，以便输出。结果，读取电路CC1和CC2(见图1)中的一个电路读取输出线OL的电势。通过存储器电路MC(见图1)来存储由此读取的包括产生的电荷L1的信号。

在这个步骤中，在浮动扩散电容部分FD中，在光电二极管PD1中产生的电荷L1保留，使得浮动扩散电容部分FD的电势保持变化。而在光电二极管PD2中产生的电荷R1还没有被传递。

然后，传递晶体管TX2接通，使得光电二极管PD2中的电荷R1被读取到浮动扩散电容部分FD。结果，浮动扩散电容部分FD的电势被进一步改变。

结果，在浮动扩散电容部分FD中，聚集通过合成原始聚集的光电二极管PD1中的电荷L1和随后传递的光电二极管PD2中的电荷R1而获得的电荷。换句话说，在浮动扩散电容部分FD中聚集了L1+R1的电荷。

然后，选择晶体管SEL处于接通状态，使得浮动扩散电容部分FD在变化之后的电势被放大晶体管AMI放大，并且然后被输出到输出线OL。结果，读取电路CC1和CC2中的一个电路(见图1)读取输出线OL的电势。为了从由此读取的电荷L1+R1计算光电二极管PD2中产生的电荷R1，执行以下的计算。即，存储在存储器电路MC(见图1)中的电荷L1的值从电荷值L1+R1中被减去。结果，可以读取光电二极管PD2中的电荷R1。例如，这样的操作可以在控制电路COC(见图1)执行。

然后，通过偏移量、即像素阵列部分PEA中的每个像素中的光电二极管PD1和PD2分别检测的电荷L1和R1之间的相差，来计算聚焦所需要的聚焦透镜的驱动量(移动量)，由此执行自动聚焦点的检测。

另外，当如上所述地顺序读取光电二极管PD1和PD2中的相应电荷时，首先要读取的对象可以是光电二极管PD2中的电荷R1，随后读取光电二极管PD1中的电荷L1。

可替选地，作为用于自动聚焦的另一种操作，也可以考虑以下方法：省略从合成的电荷L1+R1中计算电荷R1的操作。换句话说，首先接通传递晶体管TX1，使得读取并存储电荷L1。然后重置晶体管RST接通，使得浮动扩散电容部分FD被重置。因此随后，传递晶体管TX2接通。结果可以单独读取光电二极管PD2中的电荷R1。同样在这种情况下，需要将电荷L1存储在存储器电路MC中(见图1)。然而，即使没有执行上述的计算，也可以分别单独读取电荷L1和电荷R1。

当本实施例的固态图像感测元件用于数码相机时，在静态图像和动态图像二者的图像感测中在每个像素中执行图像感测操作。此外，在动态图像的图像感测中，利用在每个像素的图像感测来执行自动聚焦操作。在静态图像的图像感测中，有以下情况：其中在每个像素处执行自动聚焦操作，由此执行聚焦；以及其中没有在像素处执行自动聚焦操作，而是使用了固态图像感测元件以外的自动聚焦器件。为了对高质量动态图像进行图像感测，高速且高精度地实现自动焦点检测是重要的。

因此通过参考图34，将描述在焦点检测中在像素阵列部分PEA(见图1)中获得的信号的分布。利用本实施例的固态图像感测元件，通过每个像素中包括的两个光电二极管，来自相互不同的观察区的一对光通量所形成的一对目标图像(此后也将称作双图像)被光电转换，产生了一对图像信号。

像素阵列部分PEA(见图1)中的每条线可以被视作包括用于分别光电转换双图像的两个光电二极管阵列。在以下的描述中，针对焦点检测，单独的光电二极管被作为像素，并且两个光电二极管阵列被称作A线像素AL和B线像素BL。也就是说，A线是只通过在图1的像素阵列部分PEA的Y轴方向上对准的一条线的像素中的多个光电二极管PD1(参见图2)形成的像素线。另外，B线是只通过在一条线的像素中的多个光电二极管PD2(参见图2)形成的像素线。

图34在左侧上示出了包括在一个像素线中的A线像素AL，并且在下方示出了聚焦状态1A、前栓(pin)状态1B和后栓状态1C中的图像信号。类似地，图34在右侧上示出了包括在一个像素线中的B线像素BL，并且在下方示出了聚焦状态1A、前pin状态1B和后pin状态1C中的图像信号。A线像素Al和B线像素BL可以提供在聚焦状态1A、前栓状态1B和后栓状态1C中的相应的成对图像信号。另外，本申请中使用的前栓状态指的是其中焦点被移动到对象前方的状态。而后栓状态指的是其中焦点被移动到对象后方的状态。

图34左侧所示的图像信号是通过将在光电二极管PD1(参见图4)中聚集的电荷输出到输出线OL(图4)而获得的信号。而图34右侧所示的信号是通过将在光电二极管PD2(参见图4)中聚集的电荷输出到输出线OL(图4)而获得的信号。在示出每个图像信号的曲线图中，垂直轴表示电荷的量值，水平轴表示对应像素线的位置。换句话说，水平轴从一端到另一端的区域对应于从包括A线像素AL或B线像素BL的像素线的一端到另一端的区域。另外在此处，将描述图34中的利用实线表示的每个图像信号。在图34中利用各虚线描述的每个信号将在后面描述中使用。

通过从A线像素AL和B线像素BL的输出而形成的一对图像信号之间的间距根据拍摄光学系统(聚焦状态、前栓状态和后栓状态)的焦点状态而变化。然后，当拍摄光学系统处于前栓状态或后栓状态时，拍摄光学系统中包括的聚焦透镜移动，使得一对图像信号之间的间距匹配聚焦状态中的间距。换句话说，聚焦透镜的移动量可以通过与拍摄光学系统的散焦量对应的双图像的相对偏移量的计算来确定。

在使用成像表面像差系统的聚焦操作中，通过这样获得一对图像信号来实现聚焦。为此，计算聚焦透镜的移动量，由此高精度地短时间执行自动聚焦。在聚焦状态中，从A线像素AL和B线像素BL的输出是相同的。换句话说，在聚焦状态中，在像素中包括的两个光电二极管中的每个光电二极管中，从一个对象获得的图像感测输出变得相同。从精确检测聚焦状态的观点而言，理想地，在聚焦状态、前栓状态和后栓状态可获得的图像信号在每个完整的像素线中并非是平缓的，并且在一个部分处的信号是特别大且陡的。

然后将参考图5-图7来描述隔离区域SP中的P型杂质的密度分布。图5-图7通过曲线图在每个图的左侧上示出了包括光电二极管PD1和PD2的半导体衬底SB的横截面，并且在每个图的右侧上示出了半导体衬底SB中的P型杂质的密度。曲线图示出了在半导体衬底SB的横截面图中通过虚线表示的位置处的P型杂质的密度，换言之，在包括光电二极管PD1和PD2之间的中点的、从主表面到达半导体衬底SP的背表面的区域中的P型杂质的密度。曲线图的水平轴表示P型杂质的密度，垂直轴表示距离半导体衬底SB的主表面的深度。

如图5-图7所示，P型杂质密度的分布不是恒定的，并且多个高密度部分出现在半导体衬底SB的主表面和背表面之间。这是因为使用多级注入方法来形成隔离区域SP的事实，在所述方法中通过改变离子注入条件而多次执行离子注入。另外，在此处，高密度部分被称作密度峰。密度峰表示在半导体衬底SB的深度方向中比相邻区域具有更高的杂质密度的部分。换句话说，在深度方向上彼此相邻的两个密度峰之间的区域的杂质密度比这两个密度峰的杂质密度低。

在本实施例中，通过三次的多级注入方法形成的隔离区域SP作为例子被示出。因此在半导体衬底SB的深度方向中并排出现三个密度峰。换句话说，隔离区域SP具有在不同深度处的多个密度峰。换句话说，利用多级注入步骤，执行在不同注入条件下(例如杂质离子注入密度和加速能量)的多次离子注入。结果，在不同深度处形成了具有不同密度的多个半导体区域。所述多个半导体区域被集成以形成隔离区域SP。另外，利用多级注入而执行的多次离子注入可以在相同的密度条件下执行。

在此处，在与N^-型半导体区域N1和N^-型半导体区域N2的高度相同的高度(深度)处，P型杂质的密度低于比N^-型半导体区域N1和N^-型半导体区域N2更深的区域的密度。这是因为以下内容：N^-型半导体区域N1和N^-型半导体区域N2之间的区域是包括形成在其中的P^-型阱区域WL、但是没有经受用于形成隔离区域SP的离子注入的区域。因此，隔离区域SP比N^-型半导体区域N1和N^-型半导体区域N2之间的区域形成在更深的区域中。

另外，从改善电隔离特性的角度，在比N^-型半导体区域N1和N2更深的区域中，P型杂质密度理想地在任何深度处都是恒定的。然而，难以通过一次离子注入来实现这种密度分布。因此，在本实施例中，通过多级注入来形成隔离区域SP。为此，跨从N^-型半导体区域N1和N2的每个底表面的高度到阱区域WL与半导体衬底SB之间的界面的区域，隔离区域SP中的P型杂质的密度分布在半导体衬底SB的深度方向上具有多个密度峰。图5示出当所有的多个密度峰具有几乎相同密度时的密度分布。

图6示出当靠近半导体衬底SB主表面的部分处的密度峰的密度高于在比所述密度峰更深的区域处的任何密度峰的密度时的密度分布。换句话说，在从半导体衬底SB的主表面朝着背表面的对准中出现多个第一至第n密度峰。最靠近半导体衬底SB的主表面的第一密度峰具有比相应的第二至第n密度峰中的任何一个密度峰更高的P型杂质密度。

图7示出当靠近半导体衬底SB的主表面的部分处的密度峰的密度低于在比所述密度峰更深的区域处的任何密度峰的密度时的密度分布。换句话说，在从半导体衬底SB的主表面朝着背表面的对准中出现多个第一至第n密度峰。最靠近半导体衬底SB的主表面的第一密度峰处的P型杂质密度比相应的第二至第n密度峰中的任何一个密度峰处的P型杂质密度更低。

图5-图7的密度分布的三种模式都可用于本实施例的半导体器件。如图6所示，当隔离区域SP中的杂质浓度在主表面附近较高时，通过施加绿光和蓝光而产生的光电转换电子的隔离特性是有利的。相比之下，如图7所示当隔离区域SP中的杂质浓度在比主表面附近更深的区域中较高时，通过施加红光而产生的光电转换电子的隔离特性是有利的。因此，包括具有图6所示的密度分布的隔离区域SP的像素被用作用于接收(检测)绿光和蓝光的像素，而包括具有图7所示的密度分布的隔离区域SP的像素被用作用于接收(检测)红光的像素。结果，可以改善每种颜色的光接收像素的电子隔离特性。

此外，当如图7所示的密度分布中那样隔离区域SP中的杂质密度在主表面附近较低时，虽然形成隔离区域SP的P型杂质扩散到N^-半导体区域N1和N2，使得减少了可以在光电二极管PD1和PD2中聚集的电子数目，换句话说，减少了饱和电子数目，但是可以防止这种减少。因此，在图7所示的密度分布的情况下，可以有利地防止像素的灵敏度特性降低。

然后将参考图33和图34作为比较例子来描述本实施例的半导体器件的效果。图33是示出形成比较例子的半导体器件的像素的横截面图。而对于图34，将描述利用虚线示出的每个图像信号。

图33所示的固态图像感测元件的结构与本实施例的固态图像感测元件的结构相同，除了没有形成隔离区域SP(见图2和图3)。也就是说，在N^-型半导体区域N1和N^-型半导体区域N2之间的区域正下方，与所述区域以及N^-型半导体区域N1和N^-型半导体区域N2之间的区域正下方的相应区域一起形成P^-型阱区域WL。

在图33中，当对一个物体进行成像时从出瞳(相机镜头)入射到固态图像感测元件上的入射光通过实线和虚线来表示。入射光是从出瞳的左侧和右侧以分开的方式入射的光。当利用实线和虚线表示的分开入射的光分别入射到一个像素中的两个光电二极管上时，灵敏区域在光电二极管之间的区域中相互重叠。

例如，在阱区域WL中在利用实线表示的入射光、即从出瞳的右侧入射的光到达的点处产生的光电转换电子CE应该聚集在形成光电二极管PD1的N^-型半导体区域N1中。即，关于在图33中的N^-型半导体区域N1和N^-型半导体区域N2之间的中点在左侧上产生的光电转换电子CE应该在N^-型半导体区域N1中被俘获，所述N^-型半导体区域N1位于关于N^-型半导体区域N1和N^-型半导体区域N2之间的中点的左侧上。

然而，在N^-型半导体区域N1正下方的区域和N^-型半导体区域N2正下方的区域之间没有建立用于防止电子移动的隔离。为此，在图33中关于中点在左侧上产生的光电转换电子CE可以朝着光电二极管PD2移动以便被聚集在N^-型半导体区域N2之中。

在这种情况下，应该在N^-型半导体区域N1中聚集的光电转换电子CE意外地聚集在N^-型半导体区域N2之中。因而，在光电二极管PD1形成的A线像素AL(见图34)中，无法获得正确的图像信号。因此，使用图33所示的比较例子的固态图像感测元件执行自动聚焦操作时获得的图像信号整体变小，且每一个信号与图34中虚线所示的信号相比具有平缓的形状。这也可以应用于从出瞳左侧入射的光(即图33中用虚线标注的入射光)所产生的光电转换电子CE。换句话说，应该在N^-型半导体区域N2中聚集的光电转换电子CE可能意外地聚集在N^-型半导体区域N1之中。这种情况下，通过图34所示的B线像素BL获得的图像信号整体变小，并且每个信号具有平缓的形状。

因此，当执行成像表面相差AF(自动聚焦)信号检测时，经常出现两个光电二极管之间的入射光的错误检测。结果，变得难以高精度地确定聚焦状态。换句话说，观察的信号的隔离特性恶化。因而，在自动聚焦操作中聚焦状态的检测精度恶化。结果，降低了自动聚焦的精度。此外，不利地增加了直到聚焦的时间。

在像素尺寸减少的器件中，这种问题变得格外显著。原因在于，形成每个光电二极管的N^-型半导体区域之间的间距变小。通过光电转换在阱区域中产生的电子通常可以与阱区域中的空穴成对洇灭。因此，当N^-型半导体区域之间的间距变小时，在两个光电二极管之间的半导体衬底的更深区域中产生的电子可以在光电二极管中被俘获。因此可以提高像素的灵敏度。然而，当两个光电二极管彼此更靠近时，在两个光电二极管之间的更深区域中产生的电子在错误的光电二极管中被俘获的几率变得更高。

此外，当在平面图中减少像素的尺寸时，可以减少在像素中形成晶体管的栅电极的膜厚度。在此处，在半导体器件的制作步骤期间，使用栅电极作为离子注入保护掩膜来执行离子注入，由此形成N^-型半导体区域，离子注入需要利用足以防止杂质离子穿透减薄的栅电极的能量来执行。因此，N^-型半导体区域的深度变小。

在这种情况下，从提高每个像素灵敏度的观点而言，将在比N^-型半导体区域更深的区域中产生的光电转换电子俘获到光电二极管中变得重要。然而，当为了减少像素的尺寸并且将在比N^-型半导体区域更深的区域中产生的光电转换电子俘获到光电二极管中而使两个光电二极管彼此更加靠近时，如上所述在错误的光电二极管中俘获电子的几率变高。也就是说，光电转换电子的隔离特性恶化。

相比之下，在本实施例的半导体器件中，如图2和图3所示，P⁺型隔离区域SP设置在像素PE中对准的N^-型半导体区域N1和N^-型半导体区域N2之间的区域的正下方。结果，即使在比光电二极管PD1和PD2之间的区域更深的位置处的阱区域WL中通过光电转换产生的电子试图移动到两个光电二极管中更远的光电二极管时，通过静电电势的倾斜抑制了这些电子，并因此这些电子被俘获到距离产生位置最近的光电二极管中。

因此，P型半导体区域的隔离区域SP用作当光电转换电子朝着并非指定的光电二极管的不同光电二极管移动时的势垒。因而，在光电二极管PD1和PD2之间的区域正下方的阱区域WL中产生的光电转换电子被俘获到指定的光电二极管中的几率变高。

也就是说，可以防止在关于N^-型半导体区域N1和N^-型半导体区域N2之间的中点在N^-型半导体区域N1侧上产生的光电转换电子被俘获到N^-型半导体区域N2中。因此，可以提高在N^-型半导体区域N1和N^-型半导体区域N2之间的区域正下方的阱区域WL中产生的电子的隔离特性。结果，可以提高在成像表面像差自动聚焦操作中聚焦状态的检测精度。因而，可以提高成像表面相差自动聚焦的速度和精度。因此，可以提高半导体器件的性能。

另外，从隔离光电二极管PD1和PD2的角度考虑，隔离区域SP理想地不仅形成在N^-型半导体区域N1和N^-型半导体区域N2之下的区域中，还形成在包括半导体衬底主表面SB的位置处并且在与N^-型半导体区域N1和N^-型半导体区域N2相同的高度(深度)处。

然而，当隔离区域SP形成在与N^-型半导体区域N1和N^-型半导体区域N2相同的高度时，形成隔离区域SP的P型杂质扩散到N^-型半导体区域N1和N^-型半导体区域N2中。这导致可以在光电二极管PD1和PD2中聚集的电子的数目减少，也就是说，饱和电子数目减少。在这种情况下，像素PE的灵敏度性能降低。具体来说，P型杂质B(硼)往往被扩散。因此出现这种问题的几率较高。因此，隔离区域SP理想地形成在N^-型半导体区域N1和N^-型半导体区域N2之下的区域中。

在下文中，将参考图8-图26来描述用于制作本实施例的半导体器件的方法。图8是示出本实施例的半导体器件的制作步骤的流程的示图。图9、图11、图13、图15、图17、图19、图22、图24和图26每个都是用于图示在制作步骤期间的本实施例的半导体器件的横截面图。图10、图12、图14、图16、图18、图20、图21、图23和图25每个都是用于图示在制作步骤期间的本实施例的半导体器件的平面图。

然而，在此处，作为像素的一个例子，假设四晶体管型像素用作CMOS传感器中的像素实现电路来给出描述，但这并非限制性的。在下文中，参考平面图给出描述，其中省略了这种像素的一些晶体管等并且仅仅示出光电二极管和浮置扩散电容部分。

图11、图13、图15、图17、图19、图22、图24和图26是分别示出沿着图10、图12、图14、图16、图18、图21、图23和图25的线A-A的横截面的示图。在以下描述中使用的平面图中，没有示出层间绝缘膜，在一些情况下，没有示出衬底上方的一些导线。

首先，如图9所示，提供半导体衬底SB(图8的步骤S1)。然后在半导体衬底SB的上表面中形成阱区域WL(图8的步骤S2)。半导体衬底SB例如由单晶硅(Si)形成。通过离子注入方法等利用P型杂质(例如B(硼))对半导体衬底SB的主表面进行掺杂来形成阱区域WL。阱区域WL是具有相对较低杂质浓度的P^-型半导体区域。

接着如图10和图11所示，在半导体衬底SB的主表面中形成沟槽，并且在沟槽中分别形成元件隔离区域EI(图8的步骤S3)。结果，通过元件隔离区域EI限定(划分)暴露半导体衬底SB上表面的区域即有源区域。例如可以通过STI(浅沟槽隔离)方法或LOCOS(硅局部氧化)方法来形成元件隔离区域EI。在此处，通过STI方法形成元件隔离区域EI。阱区域WL整个形成在有源区域AR中的半导体衬底SB的上表面中。

在此处，将针对其中在形成阱区域WL之后限定有源区域AR的情况给出描述。然而相反地，阱区域WL也可以在形成元件隔离区EI之后形成。在这种情况下，利用加速能量来注入P型杂质以便穿透有源区域AR和元件隔离区域El，由此形成阱区域WL。

此外，如图10所示，被元件隔离区域EI包围的有源区域AR具有其中在后面的步骤形成包括两个光电二极管的光接收部分的区域，以及在其中形成作为每个传递晶体管的漏极区域并且加速其中的电荷的浮置扩散电容部分的区域。用于在其中形成光接收部分的区域在平面图中具有矩形形状。用于在其中形成浮置扩散电容部分的区域的相对端部与光接收部分形成区域的四个边中的一个边接触。换句话说，有源区域AR具有由两个区域形成的环形结构。元件隔离区域EI形成在由两个区域包围的部分处。

换句话说，浮置扩散电容部分形成区域具有以下的形状：其中，从光接收部分形成区域的一边的两个部分朝着元件隔离区域EI侧突出的两个图案在一个部分处相互耦合。另外，浮置扩散电容部分形成区域的这两个突出图案并不是必需相互耦合。在这种情况下，有源区域AR不具有环形结构。如图11所示，元件隔离区域EI的形成深度比阱区域WL底部浅。

然后，如图12和图13所示，执行用于将后面要形成的光电二极管相互隔离的杂质注入，即，像素间隔离注入(图8的步骤S4)。具体而言，通过离子注入方法等将P型杂质(例如B(硼))注入到半导体衬底SB的上表面以及包围光电二极管形成区域的区域中。结果，P⁺型半导体区域的像素隔离区域CS形成在半导体衬底SB的上表面中。通过包括多次的多级注入，例如约5-7次的离子注入步骤，来执行用于形成像素隔离区域CS的离子注入。

在此处，在平面图中，像素隔离区域CS形成在与元件隔离区域EI重叠的区域中。像素隔离区域CS比后面形成的形成光电二极管的N^-型半导体区域形成的更深。在此处，像素隔离区域CS被形成为从元件隔离区域EI的底表面和半导体衬底SB的上表面之间的界面达到阱区域WL的下表面。通过执行像素间隔离注入，在后面形成的像素中形成了抵抗电子的势垒。这可以防止电子扩散到相邻的像素中，可以提高图像感测元件的灵敏度特性。

然后，如图14和图15所示，执行用于将在后面形成的像素中的两个光电二极管相互隔离的杂质注入，即，光电二极管间的隔离注入(见图8的步骤S5)。在此处，通过离子注入方法等，P型杂质(例如，B(硼))被分别注入到半导体衬底SB的上表面，以及注入到用于形成两个光电二极管(在后面步骤中形成在有源区域AR中)的区域之间。结果，P⁺型半导体区域的隔离区域SP被形成在半导体衬底SB的上表面中。

隔离区域SP具有以下形状：从具有矩形平面形状的有源区域AR的一侧延伸以到达与所述一侧相对的另一侧。隔离区域SP的相对两端在平面图中与元件隔离区域EI重叠。换句话说，隔离区域SP的相对两端形成在元件隔离区域EI下方。如图14所示，在平面图中隔离区域SP的一部分可以与像素隔离区域CS重叠。突出的图案形成在由隔离区域SP划分并且在平面图中分别位于隔离区域SP的左侧和右侧上的有源区域AR的相应一侧处。

在本实施例中，通过分开的离子注入步骤形成像素隔离区域CS和隔离区域SP。由此，如随后通过参考图35所述，可以防止在通过同一离子注入步骤形成像素隔离区域CS和隔离区域SP时导致的以下问题的出现：在与像素隔离区域CS和隔离区域SP接触的区域附近，形成像素隔离区域CS或隔离区域SP的P型杂质扩散到光电二极管形成区域中。因此可以防止由于光电二极管的饱和电子数目的减少所导致的像素灵敏度降低。

隔离区域SP没有形成在半导体衬底SB的主表面附近，而是被形成为从中间深度达到阱区域WL的下表面。本文中使用的术语“半导体衬底SB的主表面附近”表示高度与从半导体衬底主表面到在后面步骤中形成并且形成光电二极管的N^-型半导体区域的底表面的深度相同的区域。

例如通过一次离子注入步骤或大约三次或四次的多次离子注入步骤，执行用于形成像素隔离区域CS而执行的离子注入。使得图15所示的从阱区域WL的浅区域到深区域的隔离区域SP的密度分布尽可能地恒定，由此抑制光电转换电子的隔离特性的变化。为此，优选地通过大约三次或四次的多级注入来形成隔离区域SP。

在此处，P型杂质(例如B(硼))在大约300KeV至1500KeV的加速能量、以多级方式从由光致抗蚀剂膜PR形成的掩膜图案上方注入到半导体衬底SB的主表面中。结果，形成了隔离区域SP。在此处，朝着半导体衬底SB的主表面注入的杂质的浓度例如是大约1×10¹¹cm^-2至10¹³cm^-2。

因此，杂质离子分别被注入到半导体衬底SB的不同深度的区域中。这导致形成具有在多个不同深度处的密度峰的隔离区域SP。通过多级注入形成的隔离区域SP具有如图5、图6或图7中任意一个所示的密度分布。当通过一次注入形成隔离区域SP而没有执行多级注入时，密度峰的数目仅仅是一。

当通过多级注入形成隔离区域SP时，需要用作用于形成隔离区域SP的离子注入的掩膜的光致抗蚀剂膜具有足以在利用多级注入步骤的最高能量执行的离子注入时防止杂质离子穿透的膜厚度。换句话说，由光致抗蚀剂膜形成的抗蚀剂图案的膜厚度通过用于形成隔离区域SP的离子注入能量等来确定。

在此处，隔离区域SP在Y轴方向(横向方向)的宽度理想地为最小尺度。最小尺度通过用作为形成隔离区域SP而执行的离子注入步骤中的掩膜的光致抗蚀剂图案的膜厚度来确定，即，当光致抗蚀剂图案的膜厚度确定时，确定了用于在具有稳定性的情况下通过离子注入形成半导体区域的抗蚀剂图案的最小所需开口宽度。结果，确定了在横向方向中隔离区域SP的最小尺度。

然后，如图16和图17所示，栅电极经由栅绝缘膜形成在半导体衬底SB上方(图8的步骤S6)。这里，栅电极G1和G2经由栅绝缘膜(未示出)形成在有源区域AR的光接收部分形成区域和浮置扩散电容部分形成区域之间的边界上方。换句话说，栅电极G1形成在从光接收部分形成区域的一侧的两个部分突出的有源区域AR的图案中的一个图案的正上方，并且栅电极G2形成在另一图案正上方。栅电极G1和G2分别形成了后面形成的传递晶体管的栅极电极。在此处，在没有示出的区域中，还形成了后面形成的外围晶体管的栅电极。

然后，如图18和图19所示，包括N^-型半导体区域N1的光电二极管PD1和包括N^-型半导体区域N2的光电二极管PD2形成在半导体衬底SB的上表面处(图8的步骤S7)。即，N型杂质(例如，砷(As)或磷(P))例如通过离子注入方法被注入到半导体衬底SB的主表面中。结果，N^-型半导体区域N1和N2形成在有源区域AR的光接收部分形成区域中。N^-型半导体区域N1和N2被形成为在X方向上将隔离区域SP插入在它们之间。

在此处，使用利用光刻技术形成的光致抗蚀剂膜(没有示出)以及栅电极G1和G2作为掩膜来执行通过离子注入方法的注入。结果，N^-型半导体区域N1和N2相互分开地形成在有源区域AR的上表面处。N^-型半导体区域N1和N2每个都具有在平面图中大致矩形的形状。在这个步骤中，N^-型半导体区域N1和N2彼此相邻的相对侧理想地被形成为没有与隔离区域SP重叠。此外，N^-型半导体区域N1和N2在半导体衬底SB的主表面附近中比隔离区域SP形成在更浅的区域中。

N^-型半导体区域N1的一部分形成在半导体衬底SB与栅电极G1相邻的区域中，并且N^-型半导体区域N2的一部分形成在半导体衬底SB与栅电极G2相邻的区域中。换句话说，N^-型半导体区域N1是具有栅电极G1的场效应晶体管，并且形成在后面步骤中形成的传递晶体管TX1的源极区域。而N^-型半导体区域N2是具有栅电极G2的场效应晶体管，并且形成在后面步骤中形成的传递晶体管TX2的源极区域。

半导体衬底SB主表面的在每个栅电极G1和G2正下方的部分是沟道区域，其中没有形成N^-型半导体区域N1和N2。如图19所示，N^-型半导体区域N1和N2的每个形成深度比元件隔离区域EI深、比阱区域WL浅并且比隔离区域SP的上表面位置浅。

然后如图20所示，N型杂质(例如砷(As)或磷(P))例如通过离子注入方法被注入到有源区域AR的部分。结果，形成了N型杂质区域的浮置扩散电容部分FD(图8的步骤S8)。这导致形成了传递晶体管TX1和传递晶体管TX2，传递晶体管TX1具有作为漏极区域的浮置扩散电容部分FD、作为源极区域的N^-型半导体区域N1并且还具有栅电极G1，并且传递晶体管TX2具有作为漏极区域的浮置扩散电容部分FD、作为源极区域的N^-型半导体区域N2并且还具有栅电极G2。此外，在这个步骤中，源极/漏极区域形成在没有示出的区域中，由此形成了外围晶体管的重置晶体管、放大晶体管和选择晶体管。

浮动扩散电容部分FD形成在从有源区域AR的矩形光接收部分突出的区域中。换句话说，在平面图中，有源区域AR被划分成具有光电二极管PD1和PD2的光接收部分以及浮置扩散电容部分FD，其中以栅电极G1和G2作为这两部分之间的边界。传递晶体管TX1和TX2具有它们彼此公共的漏极区域的浮置扩散电容部分FD。另外，传递晶体管TX1和TX2的相应漏极区域可以在布局中彼此分开。在这种情况下，它们各自的被划分的漏极区域通过后面形成的导线或接触插塞而相互电耦合。

通过至此的步骤，形成了包括光电二极管PD1和PD2的像素PE、传递晶体管TX1和TX2以及其它的外围晶体管(未示出)。虽然没有示出，但多个像素PE以矩阵形式形成在半导体衬底SB上方的像素阵列部分中。

当形成N型光电二极管时，形成了漏极区域，该漏极区域具有比N^-型半导体区域N1和N2中的每个杂质的N型杂质密度更大的N型杂质密度。可替选地，诸如P⁺型杂质(例如B(硼))的杂质被注入到光电二极管区域(诸如图19所示的N^-型半导体区域N1和N2)的比N^-型半导体区域N1和N2更浅的表面部分中，由此形成P⁺层。可以使用这种光电二极管形成方法。然而，在以下的描述中，将描述其中在表面中没有出现P⁺层的情况。

然后，如图21和图22所示，在半导体衬底上方形成层间绝缘膜IL(图8的步骤S9)。然后，形成穿过层间绝缘膜IL的接触插塞CP(图8的步骤S10)。

在此处，在半导体衬底SB的主表面上方，例如通过CVD(化学气相沉积)方法形成例如由氧化硅膜形成的层间绝缘膜IL，以便覆盖传递晶体管TX1和TX2、光电二极管PD1和PD2等。然后，在层间绝缘膜IL上方形成光致抗蚀剂图案。利用光致抗蚀剂图案作为掩膜，执行干法刻蚀。这导致形成了用于分别暴露栅电极G1、栅电极G2和浮置扩散电容部分FD的接触孔。在此处，在栅电极G1、栅电极G2和浮置扩散电容部分FD的每个上表面处形成硅化物层。在这个步骤，没有在包括光电二极管PD1和PD2的光接收部分正上方形成接触孔。

随后，在包括多个接触孔的内部的层间绝缘膜IL上方形成金属膜。然后，例如通过CMP(化学机械抛光)方法进行抛光来去除层间绝缘膜IL上方的金属膜。这导致形成了接触插塞CP，每个接触插塞由分别嵌入在多个接触孔中的金属膜形成。每个接触插塞CP例如由覆盖接触孔中的侧壁和底表面的氮化钛膜以及经由氮化钛膜在接触孔中的底表面上方嵌入的钨膜的叠置膜形成。

然后，虽然没有示出，在层间绝缘膜IL之上形成层间绝缘膜和由下方导线的导线M1(见图23和图24)形成的第一布线层(图8的步骤S11)。下方导线通过所谓的单大马士革方法形成。

在此处，在层间绝缘膜IL上方，例如使用CVD方法来形成例如由氧化硅膜形成的层间绝缘膜。然后，使用光致抗蚀剂技术和干法刻蚀方法来处理层间绝缘膜。这导致形成了布线沟槽，布线沟槽是穿透层间绝缘膜的开口并且暴露层间绝缘膜IL的上表面和接触插塞CP的上表面。随后，金属膜形成在包括布线沟槽内部的层间绝缘膜上方。层间绝缘膜上方的金属膜的超过部分通过CMP方法等来去除。这导致形成了由嵌入在布线沟槽内的金属膜形成的导线M1(见图23和图24)。导线M1没有形成在光电二极管PD1和PD2的正上方。

导线M1例如具有相互顺序层叠的氮化钽膜和铜膜的叠置结构。布线沟槽中的侧壁和底表面被氮化钽膜覆盖。导线M1在其底表面处与接触插塞CP的上表面耦合。

然后，如图23和图24所示，包括上层导线的多个导线层被层叠在层间绝缘膜上方(图8的步骤S12)。这导致形成了由层间绝缘膜、层间绝缘膜上方的多个层间绝缘膜、导线M1和层叠在导线M1上方的上层导线中的导线M2和M3形成的叠置布线层。在此处，导线M2经由过孔(没有示出)形成在导线M1上方。导线M3经由过孔(没有示出)形成在导线M2上方。相应上层导线和上层导线下方的相应过孔通过所谓的双大马士革方法来形成。在图24中，叠置在半导体衬底SB上方的多个层间绝缘膜被示出为一个层间绝缘膜IL。

与导线M1相比，导线M2和导线M3形成在距离光电二极管PD1和PD2更远的位置处。换句话说，导线并不形成在每个光电二极管PD1和PD2上方。此外，层间绝缘膜IL形成在作为叠置布线层中的最上层导线的导线M3上方。在图23中，形成在导线M3和导线M2之间的过孔V3被示出为通过导线M3可见。

双大马士革方法是以下的方法：例如，形成穿过层间绝缘膜的过孔孔；然后，在层间绝缘膜的上表面中形成比过孔孔浅的布线沟槽；然后，将金属嵌入在过孔孔和布线沟槽中；结果，过孔孔中的过孔和其上方的布线沟槽中的导线同时形成。然而，以下也是可接受的：在形成布线沟槽之后，提供从布线沟槽的底表面穿到层间绝缘膜的底表面的过孔孔。过孔以及导线M2和M3均主要由铜膜形成。导线M1经由过孔和导线M2而与导线M3电耦合。

然后，如图25和图26所示，在层间绝缘膜IL上方形成滤色器CF(图8的步骤S13)。然后，在滤色器CF上方并且在像素PE正上方形成微透镜ML(图8的步骤S14)。在图25中，微透镜ML的轮廓通过虚线来表示。在平面图中，微透镜ML与光电二极管PD1和PD2相互重叠。

在此处，除了光电二极管PD1和PD2以及浮置扩散区域(浮置扩散)以外，一个像素PE具有形成该像素的其它晶体管。然而，为了简便在图中没有示出其它晶体管。

例如，通过将膜嵌入到层间绝缘膜IL1的上表面中形成的沟槽中来形成滤色器CF，所述膜由用于透过指定波长的光而阻止其它波长的光的材料形成。滤色器CF的形成使得能够例如只让特定颜色的光被施加到光电二极管PD1和PD2。然而，当使用像素检测的光的颜色不需要被限制时，不需要形成滤色器CF。

滤色器CF上方的微透镜ML通过以下方式形成：滤色器CF上方形成的膜在平面图中被处理成圆形图案；然后，例如，膜被加热，由此使膜的表面圆化；结果，膜被处理成透镜形式。

在随后的步骤中，半导体衬底SB即半导体晶片的切割线通过划片来切割。由此，半导体晶片被单个化成多个传感器芯片，由此形成了由传感器芯片形成的多个固态图像感测元件。这样完成了包括固态图像感测元件的本发明的半导体器件。

本实施例的主要特征在于：在比N^-型半导体区域N1和N2更深的区域中形成隔离区域SP，用于隔离在N^-型半导体区域N1和N2的每个的正下方的阱区域WL中产生的光电转换电子。当使用用于制作本实施例的半导体器件的方法时，可以获得参考图2、图3、图33和图34等描述的效果相同的效果。

另外，在此处，给出以下描述：如图8所示，在像素隔离区域的形成步骤之后，并且在栅电极的形成步骤之前，执行光电二极管间的隔离注入。然而，可以在任何时间点执行用于形成隔离区域SP(见图25)的离子注入，只要时间点是在阱区域形成步骤(图8的步骤S2)之后并且在杂质区域形成步骤之前(图8的步骤S8)。

第二实施例

在本第二实施例中，在光电二极管之间的隔离区域通过像素隔离区域的形成步骤中执行的离子注入而形成。在下文中，在图27中示出了本实施例的半导体器件的平面图。图27示出了完成的像素PE。然而，为了便于理解附图，没有示出导线、过孔、层间绝缘膜等。

图27所示的本实施例的像素PE与参考图2描述的结构不同在于：像素隔离区域CS和隔离区域SP通过同一步骤形成，并且相互集成。其它结构与第一所述中的结构相同。

然后，图28示出了本实施例的半导体器件的制作步骤的流程。如图28所示，与参考图8描述的第一实施例不同，没有执行单个二极管间隔离注入步骤(图8的步骤S5)。本实施例的特征在于，与执行图27所示的形成像素隔离区域CS的离子注入步骤同时地形成隔离区域SP(图28的步骤S4)。这消除了对与用于形成隔离区域SP的像素隔离区域CS形成步骤分开执行离子注入的要求。结果，可以降低半导体器件的制作成本。

如前所述，隔离区域SP和像素隔离区域CS都通过多级注入形成。因而，可以通过同一步骤一起形成这些半导体区域。在此处，例如，当通过七次的多级注入形成像素隔离区域CS并且通过三次的多级注入形成隔离区域SP时，在多级注入步骤中多次执行的离子注入步骤中的用于形成像素隔离区域CS和隔离区域SP而执行的注入步骤与用于仅形成像素隔离区域CS而执行的注入步骤之间，可以适当地改变用作掩膜的抗蚀剂图案。因此，可以考虑在多级注入步骤中一次或多次地再次形成抗蚀剂图案。

另外，当没有通过多级注入而是通过一次注入形成隔离区域SP时，在用于形成像素区域CS的多级注入步骤中的任意一次注入步骤中执行用于形成隔离区域SP和像素隔离区域CS的离子注入。

以与第一实施例的半导体器件的制作步骤相同的方式来执行本实施例的半导体器件的制作步骤，除了没有单独执行隔离区域SP的形成步骤和通过同一步骤来形成隔离区域SP和像素隔离区域CS。

在本实施例中，可以获得与第一实施例相同的效果。此外，隔离区域SP的形成不要求执行与像素隔离区域CS的形成步骤分开的离子注入。由此，可以降低半导体器件的制作成本。

关于改型例子

在下文中，将参考图29描述本实施例的改型例子的半导体器件及其制作方法。图29是示出本实施例的改型例子的半导体器件中包括的一个像素的放大平面图。本改型例子的半导体器件与参考图27描述的结构相同之处在于：隔离区域SP与像素隔离区域CS通过相同步骤形成。然而，作为与图27所示结构的区别，在本改型例子中，如图29所示，隔离区域SP与像素隔离区域CS相互间隔开。

在平面图中隔离区域SP从有源区域AR的一端延伸达到另一端。在此处在平面图中，隔离区域SP的一部分与元件隔离区域EI重叠，但是隔离区域SP和像素隔离区域CS没有相互重叠。也就是说，隔离区域SP和像素隔离区域CS在元件隔离区域EI正下方相互分隔开。

本改型例子的半导体器件的制作步骤与参考图27和图28描述的步骤相同。换句话说，隔离区域SP通过与用于像素隔离区域CS的相同离子注入步骤形成。然而，在离子注入步骤中，隔离区域SP和像素隔离区域CS分别形成在用作掩膜的抗蚀剂图案中形成的多个开口中的不同开口正下方。

隔离区域SP和像素隔离区域CS之间的间距是在具有稳定性的情况下例如在使用抗蚀剂图案时可以形成的最小尺度。为了防止隔离区域SP的元件隔离特性的恶化，在平面图中隔离区域SP的端部理想地至少到达元件隔离区域EI的端部。

在下文中，通过参考图35来描述作为比较例子的本修改例子的效果。图35是示出比较例子的半导体器件的像素的平面图。在比较例子中，通过同一步骤形成隔离区域SP和像素隔离区域CS，并且隔离区域SP和像素隔离区域CS作为整体图案形成在半导体衬底中。

在比较例子中，如图35所示，隔离区域SP和像素隔离区域CS通过同一离子注入步骤形成，使得在Y轴方向延伸的隔离区域SP的端部以及在X轴方向延伸的像素隔离区域CS的侧壁相互接触。在这个步骤中，由于用作用于离子注入的掩膜的抗蚀剂图案的变化，形成隔离区域SP和像素隔离区域CS的每个P型杂质扩散到隔离区域SP和像素隔离区域CS之间的耦合部分的附近。在图35中，通过扩散而膨胀的P型半导体区域的轮廓通过虚线来表示。P型半导体区域由扩散的P型杂质形成，使得在平面图中将像素隔离区域CS的一侧与隔离区域SP的该侧在纵向方向上耦合。

由此，当通过同一离子注入步骤来形成像素隔离区域CS与隔离区域SP时，即使离子通过形成在抗蚀剂图案中的同一开口而注入，也难以在平面图中以直角精确地形成在像素隔离区域CS与隔离区域SP之间的耦合部分，由此形成通过集成像素隔离区域CS与隔离区域SP而得到的半导体区域的图案。具体而言，B(硼)具有易于扩散的特性，且因此容易发生扩散。

因此，P型杂质的扩散扩张了在像素隔离区域CS与隔离区域SP之间的耦合部分附近的P型半导体区域。因此，减小了N^-型半导体区域N1和N2各自的N型杂质密度，导致在光电二极管PD1和PD2中产生的电子数目以及在其中聚集的电子数目(饱和电子数目)减少。这不利地导致了像素灵敏度的下降。

因此，在这个改型例子中，相互分开地形成由同一步骤形成的隔离区域SP和像素区域CS。这样防止在隔离区域SP和像素区域CS中的P型杂质的扩散。结果，可以防止像素的饱和电子数目减少，这可以防止像素灵敏度的下降。换句话说，可以提高半导体器件的性能。第三实施例

在本第三实施例中，通过与以下半导体区域的形成步骤相同的同一步骤来形成隔离区域：所述半导体区域被形成作为与元件隔离区域相邻的半导体衬底的表面附近中的光电二极管周围的区域或者沟道停止区域。这将通过参考图30-图32来描述。图30是在放大示图中示出包括在本实施例的半导体器件的固态图像感测元件中的一个像素的平面图。图31是沿着图30的线A-A的横截面图。图32是示出本实施例的半导体器件的形成步骤的横截面图。在图30中，为了便于理解此图，没有示出在第一实施例和第二实施例中描述的像素隔离区域CS(见图2)。

如图30和图31所示，本实施例的半导体器件的结构几乎与第一实施例的半导体器件的结构相同。然而在此处，与第一实施例不同，P型半导体区域EIS形成在元件隔离区域EI附近的半导体衬底SB中。此外，在此处，与第一实施例不同，隔离区域SP与半导体区域EIS集成。

此外，如图31所示，隔离区域SP形成在彼此相邻的N^-型半导体区域N1和N^-型半导体区域N2之间的半导体衬底SB中。换句话说，包括形成在其中的隔离区域SP的区域不仅是比N^-型半导体区域N1和N2中的每个底表面更深的区域。隔离区域SP是包括半导体衬底SB主表面的部分，并且比第一实施例中形成在更浅的位置处。

半导体区域EIS用作沟道停止部，用于防止在元件隔离区域EI和半导体衬底SB之间的界面附近形成沟道；或者用作保护环区域，用于取消或消除在元件隔离区域EI和半导体衬底SB之间的界面附近产生的缺陷或应力所导致的暗电子。

通过提供在元件隔离区域EI等上方的栅极导线，可以在元件隔离区域EI正下方形成沟道。在这种情况下，即使当有源区域趋于被元件隔离区域EI隔离时，在有源区域之间产生微小漏电流。为了禁止产生造成这种漏电流的沟道，半导体区域EIS被形成作为上述的沟道停止部。

此外，暗电子是在像素没有被光照射的状态下在光接收部分中产生的电子。当电子被俘获到光电二极管中时，在通过固态图像感测元件可获得的图像中，原来是暗的部分被不利地增亮。换句话说，固态图像感测元件的暗时间特性恶化。

为了抑制在元件隔离区域EI和半导体衬底SB之间的界面附近中产生问题，将半导体区域EIS形成在与元件隔离区域EI接触的包括半导体衬底SB的表面的区域中并且形成在半导体衬底SB主表面附近中的相对较浅的区域中。本实施例的隔离区域SP通过离子注入步骤(半导体区域EIS的形成步骤)形成，并且因此与半导体区域EIS一样，形成在包括半导体衬底SB表面的区域中并且形成在半导体衬底SB主表面附近相对较浅的区域中。

如图31所示，在半导体衬底SB的表面中、沿着元件隔离区域EI和半导体衬底SB之间的界面形成半导体区域EIS。半导体区域EIS也形成在从元件隔离区域EI暴露的半导体衬底SB的主表面中，并且与元件隔离区域EI相邻。换句话说，半导体区域EIS形成在半导体衬底SB中，使得覆盖元件隔离区域EI的侧壁和底表面。

在本实施例的半导体器件的制作步骤中，与第一实施例中参考图8描述的步骤不同，没有单独形成隔离区域SP，并且执行用于一起形成隔离区域SP和半导体区域EIS的注入步骤。换句话说，没有执行图8中所示的步骤S5。当半导体区域EIS被形成为沟道停止区域时，半导体衬底SB的表面在元件隔离区域EI的形成期间经受离子注入，由此形成半导体区域EIS和隔离区域SP。换句话说，半导体区域EIS和隔离区域SP在图8的步骤S3中形成。

可替选地，当半导体区域EIS被形成为保护环区域时，在元件隔离区域EI的形成步骤(图8的步骤S3)之后并且在杂质区域的形成步骤(图8的步骤S8)之前的任意时间点，半导体衬底SB经受离子注入，由此形成半导体区域EIS和隔离区域SP。在这种情况下，保护环区域的半导体区域EIS和隔离区域SP通过多级注入形成。结果，P型杂质被注入到沿着半导体衬底SB中的沿元件隔离区域EI的侧壁和底表面对准的多个部分中，由此形成半导体区域EIS。在这个步骤中，通过多级注入，也可以从半导体衬底SB的主表面到相对更深的位置来形成隔离区域SP。

然后，参考图32，将描述在图8的步骤S3中形成元件隔离区域EI期间形成沟道停止区域的半导体区域EIS和隔离区域SP的步骤。此处，将对用于通过STI方法形成元件隔离区域EI的方法给出描述。

在此处，首先，通过参考图9描述的步骤，提供半导体衬底SB并且形成阱区域WL。然后，如图32所示，例如使用氧化方法在半导体衬底SB上方形成绝缘膜IF1。然后，例如通过CVD方法在绝缘膜IF1上方形成绝缘膜IF2。绝缘膜IF1例如由氧化硅膜形成。绝缘膜IF2例如由氮化硅膜形成。

然后，使用光刻技术和刻蚀方法，部分去除绝缘膜IF1和IF2。结果，暴露用作非有源区域的半导体衬底SB的上表面。随后，使用绝缘膜IF2作为掩膜，执行干法刻蚀，由此形成用于在半导体衬底SB的主表面中形成元件隔离区域的沟槽。然后，使用光刻技术和刻蚀方法，在由绝缘膜IF1和IF2形成的叠置膜中形成开口，所述开口在平面图中在有源区域AR(见图30)的中心部分处在Y轴方向上延伸。结果，暴露了在有源区域AR中的半导体衬底SB的主表面的部分。

然后，通过离子注入方法将P型杂质(例如B(硼))注入到从叠置膜暴露的半导体衬底SB的表面中。结果，在用于形成元件隔离区域的沟槽的表面处形成半导体区域EIS，并且在有源区域AR中的半导体衬底SB的主表面中形成隔离区域SP。如图30所示，在此处，隔离区域SP和半导体区域EIS相互集成。

然后，例如通过CVD方法，形成用于填充沟槽的氧化硅膜。随后，例如通过CMP方法，去除半导体衬底SB的主表面上方的氧化硅膜的过量部分。然后，去除由绝缘膜IF1和IF2形成的叠置膜，由此形成由嵌入在沟槽中的氧化硅膜形成的元件隔离区域EI。结果，完成了图8的步骤S3。

至此，对于通过STI方法形成元件隔离区域EI的情况给出了描述。然而，同样在通过LOCOS方法形成元件隔离区域EI时，在元件隔离区域EI的形成步骤期间，也可以执行用于形成半导体区域EIS和隔离区域SP的离子注入。例如，当在半导体衬底SB的主表面中形成沟槽之后，即在沟槽形成之后，通过LOCOS方法在沟槽中形成元件隔离区域EI即凹陷LOCOS时，随后执行离子注入。结果，可以形成半导体区域EIS和隔离区域SP。然后，执行氧化步骤。结果，可以在沟槽中形成凹陷LOCOS。

可替选地，即使在使用其中没有形成沟槽的LOCOS方法的情况下，在覆盖用作有源区域的半导体衬底SB上表面部分的氮化硅膜的掩膜图案形成之后，执行离子注入。结果，可以形成半导体区域EIS和隔离区域SP。然后执行氧化处理。结果，在通过掩膜图案暴露的部分处可以形成元件隔离区域EI。

在本实施例中，P型隔离区域SP形成在图30和图31所示的像素PE中彼此相邻的N^-型半导体区域N1和N2之间。这可以防止光电转换电子在光电二极管PD1和PD2之间移动。此处形成的隔离区域SP比第一实施例的形成深度要浅。然而，隔离区域SP中的B(硼)在半导体衬底SB的深度方向上也扩散。由此，可以获得以下的效果：在比N^-型半导体区域N1和N^-型半导体区域N2更深的区域中，可以防止光电转换电子在光电二极管PD1和PD2之间移动。

这样可以改善在N^-型半导体区域N1和N^-型半导体区域N2之间的区域附近产生的光电转换电子的隔离特性。因此，可以提高成像表面相差自动聚焦操作中聚焦状态的检测精度。由此可以提高半导体器件的性能。

此外，利用沟道停止部区域或保护环区域的形成步骤，可以形成隔离区域SP。这消除了增加用于形成隔离区域SP的离子注入步骤的需要。因此可以减少半导体器件的制作成本。

另外在此处，隔离区域SP形成在与N^-型半导体区域N1和N2的相同高度处。因此，为了防止由于P型杂质在隔离区域SP中的扩散导致的光电二极管PD1和PD2的饱和电子数目的减少，理想地通过减小隔离区域SP的宽度等来尽可能地将隔离区域SP与N^-型半导体区域N1和N2相互分开。

可替选地，作为第二实施例的改型例子，半导体区域EIS和隔离区域SP可以形成为相互分开。结果，与第二实施例中一样，可以防止掺杂的P型杂质扩散到半导体区域EIS和隔离区域SP中。

至此，借助于实施例详细描述了本发明人完成的发明。然而，自然可以理解到的是，本发明不限于这些实施例，而是可以在不脱离本发明的精神的范围内进行各种改变。

例如，作为要被离子注入到半导体衬底中以便形成P型半导体层的杂质离子，示出了B(硼)。然而，除此之外，也可以注入BF₂。

此外，在实施例中，对每个像素具有被元件隔离区域包围的有源区域的情况给出了描述。然而，在阵列中的一条线上的多个像素可以分别具有一个有源区域，所述有源区域在平面图中共同地在一个带中延伸。在这种情况下，可以考虑在各个像素之间提供从半导体衬底的主表面到达阱区域底部形成的像素隔离区域用于像素间隔离。