集成电路器件和制造其的方法与流程

本公开的方面涉及集成电路器件，且更具体地，涉及包括场效应晶体管的集成电路器件。

背景技术：

随着电子行业已经被发展，半导体器件已经被快速地小型化。对半导体器件的高运行速率的需求已经增长，并且具有高精度的半导体器件的操作也已经是令人满意的。

技术实现要素：

根据本公开的方面的示例实施方式，一种集成电路器件可以包括在器件间隔离区域的第一部分与第二部分之间的器件区域中的至少一个鳍式有源区域，该鳍式有源区域可以从器件区域中的基板凸出并且可以在第一方向上延伸。多个位于器件区域中的内隔离层可以被提供，所述多个内隔离层可以覆盖至少一个鳍式有源区域的侧壁并且可以在第一方向上延伸，以及外隔离层可以提供在器件间隔离区域中的外部深沟槽中。所述多个内隔离层中的至少一个可以从器件区域远离并朝外部深沟槽延伸。

根据本公开的方面的另一示例实施方式，一种集成电路器件可以包括：在基板的器件区域中并且在第一方向上延伸的鳍式有源区域，在器件区域中在具有第一深度的沟槽中和在鳍式有源区域的侧壁上的内隔离层，以及在器件区域周围在具有比第一深度更深的第二深度的外部深沟槽中并且接触内隔离层的外隔离层。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸。外隔离层可以具有接触内隔离层的倾斜侧壁，并且倾斜侧壁可以是倾斜的使得鳍式有源区域与外隔离层的倾斜侧壁之间的距离随着倾斜侧壁越靠近基板而越短。

根据本公开的方面的另一示例实施方式，一种制造集成电路器件的方法可以包括：蚀刻包括器件区域和器件间隔离区域的基板的一部分以形成在第一方向上延伸的多个第一鳍式有源区域和多个第二鳍式有源区域，多个第一鳍式有源区域在器件区域中以及多个第二鳍式有源区域在器件间隔离区域中；在多个第一鳍式有源区域和多个第二鳍式有源区域的侧壁上形成多个内隔离层；蚀刻器件间隔离区域中的多个内隔离层和多个第二鳍式有源区域以在器件间隔离区域中形成外沟槽使得多个第二鳍式有源区域中的一个鳍式有源区域的至少一个鳍式部分在蚀刻之后留在器件间隔离区域中；将蚀刻之后留在器件间隔离区域中的至少一个鳍式部分转变成至少一个鳍式绝缘部分；在外沟槽中形成外间隙填充绝缘层；以及去除器件区域中的多个内隔离层的一部分以在器件区域中暴露多个第一鳍式有源区域的上部部分。

根据本公开的方面的另一示例实施方式，提供一种集成电路器件。集成电路器件可以包括在基板上的器件区域，其中器件区域在隔离区域的第一部分与第二部分之间。集成电路器件可以在器件区域中包括多个鳍式有源区域，并且每一个鳍式有源区域可以包括侧壁，每个侧壁可以在其上具有来自多个内隔离层中的相应的内隔离层。集成电路器件可以包括在隔离区域中的外沟槽中的外隔离层。多个鳍式有源区域可以包括最外面的鳍式有源区域，该最外面的鳍式有源区域可以对应于内隔离层中的最外面的一个内隔离层。内隔离层中的最外面的一个内隔离层可以从器件区域远离延伸进隔离区域中。

附图说明

图1a是示出根据一示例实施方式的集成电路器件的基本构造的布局图。图1b是沿图1a的线b-b'截取的剖面图。

图2是示出根据一示例实施方式的集成电路器件的剖面图。

图3是示出根据一示例实施方式的集成电路器件的剖面图。

图4是示出根据一示例实施方式的集成电路器件的剖面图。

图5是示出根据一示例实施方式的集成电路器件的剖面图。

图6是示出根据一示例实施方式的集成电路器件的剖面图。

图7是示出根据一示例实施方式的集成电路器件的剖面图。

图8是示出根据一示例实施方式的集成电路器件的剖面图。

图9是示出根据一示例实施方式的集成电路器件的剖面图。

图10是示出根据一示例实施方式的集成电路器件的剖面图。

图11是示出根据一示例实施方式的集成电路器件的布局图。

图12是示出包括根据一示例实施方式的集成电路器件的电子设备的框图。

图13a至13j是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。

图14a至14d是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。

图15a至15d是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。

图16a至16c是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。

图17是示出根据一示例实施方式的制造集成电路器件的方法的剖面图。

图18是示出根据示例实施方式的电子系统的框图。

具体实施方式

现在将参照在其中示出一些示例实施方式的附图更充分地描述各种不同的示例实施方式。然而，图中示出的本公开的方面可以以许多可替代的形式具体化，并不应被解释为只限于在此陈述的示例实施方式。

图1a是示出根据本公开的方面的集成电路器件的布局图。图1b是沿图1a的线b-b'截取的剖面图。参照图1a和1b，包括鳍式场效应晶体管(finfet)的集成电路器件100的构造被描述。

参照图1a和1b，集成电路器件100可以包括含器件区域da和围绕器件区域da的器件间隔离区域ia的基板110。

基板110可以具有在水平面(具有例如x方向和y方向)中延伸的主表面。基板110可以包括诸如硅(si)或锗(ge)的半导体，和/或诸如硅-锗(sige)、硅碳化物(sic)、镓砷化物(gaas)、铟砷化物(inas)或铟磷化物(inp)的半导体化合物。基板110可以包括导电区域，例如掺杂有杂质的阱或掺杂有杂质的结构。以下参照图13a进一步详细描述基板110。

基板110的器件区域da可以包括其中形成多个nmos晶体管的nmos区域或其中形成多个pmos晶体管的pmos区域。

在器件区域da中，多个鳍式有源区域fa可以在与水平面正交的垂直方向(例如z方向)上相对于基板110的主表面凸出。所述多个鳍式有源区域fa可以沿y方向彼此平行地延伸。

在器件区域da中，多个内隔离层128可以在y方向上延伸以覆盖所述多个鳍式有源区域fa的相反的侧壁。所述多个鳍式有源区域fa的相反侧壁的下部分可以被所述多个内隔离层128覆盖。

所述多个内隔离层128可以每一个包括在形成在每一个鳍式有源区域fa周围的内沟槽t1中的覆盖每一个鳍式有源区域fa的侧壁的绝缘衬垫122和形成在绝缘衬垫122上以填充内沟槽t1的内间隙填充绝缘层126。

绝缘衬垫122可以包括能够将应力施加于多个鳍式有源区域fa的每一个中的沟道区域ch的材料。在其中nmos晶体管形成在器件区域da中的情况下，绝缘衬垫122可以包括能够将张应力施加于沟道区域ch的材料。在其中pmos晶体管形成在器件区域da中的情况下，绝缘衬垫122可以包括能够将压应力施加于沟道区域ch的材料。在一些实施方式中，绝缘衬垫122可以包括由硅氮化物(sin)、硅氮氧化物(sion)、硅硼氮化物(sibn)、硅碳化物(sic)、氢化硅碳化物(sic:h)、硅碳氮化物(sicn)、氢化硅碳氮化物(sicn:h)、硅氧碳氮化物(siocn)、氢化硅氧碳氮化物(siocn:h)、硅氧碳化物(sioc)和二氧化硅(sio2)中的至少一种形成的单层或多层，但本公开不限于此。在一些实施方式中，绝缘衬垫122可以被省略。

内间隙填充绝缘层126可以由氟化物硅酸盐玻璃(fsg)、无掺杂的硅酸盐玻璃(usg)、硼磷硅酸盐玻璃(bpsg)、磷硅酸盐玻璃(psg)、可流动氧化物(fox)、等离子体增强的正硅酸乙酯(pe-teos)、东燃硅氮烷(tosz)和/或其组合形成，但本公开不限于此。

多个鳍式有源区域fa可以每一个具有倾斜的侧壁fsw从而具有越靠近每一个鳍式有源区域fa的底部而越大的在x方向上的宽度。多个内隔离层128可以每一个具有面对对应的鳍式有源区域fa的倾斜侧壁fsw的倾斜侧壁128w

在图1a和1b中，示出为四个鳍式有源区域fa形成在器件区域da中，但本公开的示例实施方式不限于此。例如，三个或更少，或者五个或更多鳍式有源区域可以形成在器件区域da中。如图1b中所示，多个鳍式有源区域fa可以每一个形成为具有相对于在z方向上延伸的中心线具有基本对称的轮廓的侧壁。然而，本公开的示例实施方式不限于此并包括具有不同形状的多个鳍式有源区域fa。

外部深沟槽dt1可以形成在器件间隔离区域ia中以围绕器件区域da。外部深沟槽dt1可以用围绕器件区域da的至少一部分的外隔离层140填充。

外隔离层140可以包括鳍式绝缘部分fi、整体地连接到鳍式绝缘部分fi的下绝缘部分110a和形成在鳍式绝缘部分fi上和下绝缘部分110a上的外间隙填充绝缘层142。

鳍式绝缘部分fi可以形成为接触内隔离层128的位于器件区域da的最外侧的侧壁。鳍式绝缘部分fi可以包括与多个内隔离层128中的一内隔离层128的侧壁128w接触的倾斜侧壁fisw。

下绝缘部分110a可以从鳍式绝缘部分fi并且沿基板110的表面延伸。外沟槽t2(即其中形成外间隙填充绝缘层142的空间)可以被鳍式绝缘部分fi和下绝缘部分110a限定。如图1a和1b中所示，在其间具有器件区域da的一对鳍式绝缘部分fi可以被形成。例如，鳍式绝缘部分fi可以形成在器件区域da的相反侧的每一个处。鳍式绝缘部分fi可以比多个鳍式有源区域fa具有更小的高度。

鳍式绝缘部分fi和下绝缘部分110a可以由相同的材料形成。鳍式绝缘部分fi和下绝缘部分110a可以包括与部分地形成多个鳍式有源区域fa的物质相同的物质。例如，在其中多个鳍式有源区域fa包括硅的情况下，鳍式绝缘部分fi和下绝缘部分110a可以分别包括硅氧化物或硅氮化物。

外沟槽t2的底面高度bl2可以低于填充有内隔离层128的内沟槽t1的底面高度bl1(例如外沟槽t2的深度可以大于内沟槽t1的深度),其中外沟槽t2是其中形成外间隙填充绝缘层142的空间。然而，在一些实施方式中，底面高度bl2可以不低于底面高度bl1。

在一些实施方式中，下绝缘部分110a的厚度(例如如图1b中所示的在x方向上的厚度d12和在z方向上的厚度d13)可以分别等于或大于鳍式绝缘部分fi的宽大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w11)。在另外的实施方式中，鳍式绝缘部分fi的宽度w11可以小于器件区域da中的鳍式有源区域fa的宽度。

多个内隔离层128中位于器件区域da的边缘侧的最外面一个内隔离层可以在基板110面对外隔离层140的侧壁110w处具有在从器件区域da远离的方向上凸出的形状。鳍式绝缘部分fi可以接触位于器件区域da的最外侧的最外面的内隔离层128的侧壁并且可以平行于器件区域da中的鳍式有源区域fa延伸。鳍式绝缘部分fi的倾斜侧壁fisw可以接触最外面的内隔离层128的绝缘衬垫122。鳍式绝缘部分fi可以具有越靠近基板110而逐渐增大的在x方向上的宽度。随着鳍式绝缘部分fi的倾斜侧壁fisw越靠近基板110，倾斜侧壁fisw可以在正方向或负方向上相对于基板110上的垂直线是倾斜的使得与器件区域da中的鳍式有源区域fa的间隔距离越短。

在一些实施方式中，外间隙填充绝缘层142可以由与鳍式绝缘部分fi和下绝缘部分110a不同的材料形成。在一些实施方式中，外间隙填充绝缘层142可以由与鳍式绝缘部分fi和下绝缘部分110a相同的材料形成。在这样的情况下，外间隙填充绝缘层142和鳍式绝缘部分fi可以由具有与外沟槽t2相同的剖面轮廓的界面142a区分，且外间隙填充绝缘层142和下绝缘部分110a也可以由界面142b区分。

在一些实施方式中，外间隙填充绝缘层142可以由fsg、usg、bpsg、psg、fox、pe-teos、tosz或其组合形成，但本公开不限于此。

栅绝缘层154和栅线160可以形成在器件区域da中以覆盖多个鳍式有源区域fa的每一个的相反侧壁和顶面。栅绝缘层154和栅线160可以在基板110上在器件区域da和器件间隔离区域ia中在交叉x方向的y方向(即多个鳍式有源区域fa的延伸方向)上延伸。界面层152可以被夹置在所述多个鳍式有源区域fa的每一个的沟道区域ch与栅绝缘层154之间。

界面层152可以由硅氧化物、硅氮氧化物、硅酸盐、硅酸盐和硅氧化物的组合或者硅酸盐和硅氮氧化物的组合形成。栅绝缘层154可以由具有比界面层152更高的介电常数的高k介电层形成。栅线160可以包括功函数调节含金属层和填充形成在功函数调节含金属层上的空间的间隙填充含金属层。在一些实施方式中，栅线160可以具有其中金属氮化物层、金属层、导电覆盖层和间隙填充金属层顺序堆叠的结构。以下将参照图13j进一步详细描述界面层152、栅绝缘层154和栅线160。

在器件区域da中，源极/漏极区(未示出)可以形成在多个鳍式有源区域fa的每一个中在栅线160的相反侧。源极/漏极区可以包括从每一个鳍式有源区域外延生长的半导体层。在一些实施方式中，源极/漏极区可以由多个sige外延层、si外延层和/或sic外延层形成。

虽然诸如线边缘粗糙度(ler)、临界尺寸均匀性(cdu)、覆盖、光学邻近效应的各种工艺参数中的误差或其它相似误差出现在制造参照图1a和1b描述的集成电路器件100的工艺期间，但是由于不必要的鳍式有源区域留在器件区域周围而可以减小可能发生各种不同的缺陷或故障的可能性。因此，在按比例缩小的集成电路器件中，虽然有源区域的节距根据晶体管的尺寸的缩小是小的，但是由归因于工艺余量的缺少引起的有源区域留在器件区域周围的受损部分所导致的缺陷或故障可以被减少或防止。因此，能制造具有期望的电性能的集成电路器件。

图2是示出根据一示例实施方式的集成电路器件的剖面图。在图2中，相同的附图标记表示与图1a和1b中相同的元件，为了简洁在此省略其详细描述。

参照图2，集成电路器件200可以包括与图1a和1b中所示地基本相同的元件或构造。然而，在集成电路器件200中，鳍式绝缘部分fi可以只形成在器件区域da的第一侧。在器件区域da的第二侧处(被示为朝向图2的右侧)，内隔离层128可以被暴露在外沟槽t2的内侧壁处。因此，在器件间隔离区域ia更靠近器件区域da的第一侧的部分中，下绝缘部分110b可以整体地连接到鳍式绝缘部分fi并且可以沿基板110的表面延伸。然而，在器件间隔离区域ia更靠近器件区域da的第二侧的部分中，下绝缘部分110b可以接触最外面的内隔离层128的底面并且可以从最外面的内隔离层128的底面且沿基板110的表面延伸。

下绝缘部分110b可以与参照图1a和1b描述的下绝缘部分110a相同。

在一些实施方式中，限定外沟槽t2的下绝缘部分110b的厚度(例如在x方向上的厚度d22和在z方向上的厚度d23)可以等于或大于鳍式绝缘部分fi的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w21)。

图3是示出根据一示例实施方式的集成电路器件的剖面图。在图3中，相同的附图标记表示与图1a和1b中相同的元件，为了简洁在此省略其详细描述。

参照图3，集成电路器件300可以包括如图1a和1b中所示地基本相同的元件或构造。然而，在集成电路器件300中，具有彼此不同的构造或形状的鳍式绝缘部分fi和fis可以分别形成在器件区域da的相反侧。鳍式绝缘部分fi和fis可以具有不同的宽度和不同的高度。

在一些实施方式中，从外沟槽t2的底面到鳍式绝缘部分fi的顶部的高度h31可以大于从外沟槽t2的底面到鳍式绝缘部分fis的顶部的高度h32。此外，鳍式绝缘部分fi在x方向上的宽度可以大于鳍式绝缘部分fis在x方向上的宽度。

整体地连接到鳍式绝缘部分fi和fis的下绝缘部分110c可以沿基板110的表面形成。下绝缘部分110c可以与参照图1a和1b描述的下绝缘部分110a相同。

在一些实施方式中，限定外沟槽t2的下绝缘部分100c的厚度(例如在x方向上的厚度d32和在z方向上的厚度d33)可以等于或大于鳍式绝缘部分fi和fis的每一个的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w31)。

图4是沿图1a的线b-b’截取并且示出根据一示例实施方式的集成电路器件的剖面图。在图4中，相同的附图标记表示与图1a和图1b中相同的元件，为了简洁在此省略其详细描述。

参照图4，集成电路器件400可以包括如图1a和1b中所示地基本相同的元件或构造。然而，在集成电路器件400中，外沟槽t3，其是在其中形成外间隙填充绝缘层142的空间，可以被鳍式绝缘部分fi和下绝缘部分110d限定。外沟槽t3可以具有与多个内沟槽t1的底面高度bl1相等或相似的底面高度(例如外沟槽t3的深度可以与多个内沟槽t1的深度相似或相同)。

在器件区域da的相反侧，下绝缘部分110d可以整体地连接到鳍式绝缘部分fi并且可以沿基板110的表面延伸。形成在外沟槽t3的底面上的下绝缘部分110d的厚度(例如在z方向上的厚度d41)可以等于或大于鳍式绝缘部分fi的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w41)。下绝缘部分110d可以与参照图1a和1b描述的下绝缘部分110a相同。

图5是沿图1a的线b-b’截取并且示出根据一示例实施方式的集成电路器件的剖面图。在图5中，相同的附图标记表示与图1a和1b中相同的元件，为了简洁在此省略其详细描述。

参照图5，集成电路器件500可以包括如图1a和1b中所示地基本相同的元件或构造。然而，在集成电路器件500中，形成在器件区域da中的多个内沟槽t1之中的最外面的内沟槽t1a和t1b可以具有比其它内沟槽t1更大的深度，以及形成在最外面的内沟槽t1a和t1b中的内隔离层128可以具有比形成在其它内沟槽t1中的内隔离层128更大的高度。

图6是示出根据一示例实施方式的集成电路器件的剖面图，在图6中，相同的附图标记表示与图1a和1b中相同的元件，为了简洁在此省略其详细描述。

参照图6，集成电路器件600可以包括如图1a和1b中所示地基本相同的元件或构造。然而，在器件间隔离区域ia中，集成电路器件600可以不包括如图1a和1b中所示的鳍式绝缘部分fi和下绝缘部分110a。

此外，具有比如图1b中所示的外沟槽t2更大的深度的外部深沟槽dt1可以形成在器件间隔离区域ia中。外部深沟槽dt1可以用外间隙填充绝缘层142填充，且外间隙填充绝缘层142可以与基板110直接接触。外间隙填充绝缘层142可以直接设置在外部深沟槽dt1的底面和内侧壁ds1上。进一步地，外间隙填充绝缘层142可以与多个内隔离层128中的最外面的一个内隔离层直接接触。多个内隔离层128中的所述最外面的一个内隔离层可以在外部深沟槽dt1的内侧壁ds1处具有在从器件区域da远离的方向上凸出的形状。

外间隙填充绝缘层142可以具有接触最外面的内隔离层128的倾斜侧壁142w。随着倾斜侧壁142w越靠近基板110，倾斜侧壁142w可以是倾斜的使得与鳍式有源区域fa的间隔距离越短。倾斜侧壁142w可以位于在比外部深沟槽dt1的内侧壁ds1更高的高度。

图7是示出根据一示例实施方式的集成电路器件的剖面图。在图7中，相同的附图标记表示与图1a和6中相同的元件，为了简洁在此省略其详细描述。

参照图7，集成电路器件700可以包括与图2中所示的集成电路器件200基本相同的元件或构造。然而，在器件间隔离区域ia中，集成电路器件700可以不包括如图2中所示的鳍式绝缘部分fi和下绝缘部分110b。

此外，具有比图2中所示的外沟槽t2更大的深度的外部深沟槽dt2可以形成在器件间隔离区域ia中。外部深沟槽dt2可以用外间隙填充绝缘层142填充，且外间隙填充绝缘层142可以与基板110和内隔离层128直接接触。形成在器件区域da中的内隔离层128当中位于器件区域da的边缘侧的最外面的内隔离层128可以在外部深沟槽dt2的内侧壁ds2处具有在从器件区域da远离的方向上凸出的形状。

图8是示出根据一示例实施方式的集成电路器件的剖面图。在图8中，相同的附图标记表示与图1a和6中相同的元件，为了简洁在此省略其详细描述。

参照图8，集成电路器件800可以包括与图3中所示的集成电路器件300基本相同的元件或构造。然而，在器件间隔离区域ia中，集成电路器件800可以不包括如图3中所示的鳍式绝缘部分fi和下绝缘部分100c。

此外，具有比图3中所示的外沟槽t2更大的深度的外部深沟槽dt3可以形成在器件间隔离区域ia中。外部深沟槽dt3可以用外间隙填充绝缘层142填充，且外间隙填充绝缘层142可以与基板110和内隔离层128直接接触。形成在器件区域da中的内隔离层128当中位于器件区域da的边缘侧的最外面的内隔离层128可以在外部深沟槽dt3的内侧壁ds3处具有在从器件区域da远离的方向上凸出的形状。

图9是示出根据一示例实施方式的集成电路器件的剖面图。在图9中，相同的附图标记表示与图1a和6中相同的元件，为了简洁在此省略其详细描述。

参照图9，集成电路器件900可以包括与图4中所示的集成电路器件400基本相同的元件或构造。然而，在器件间隔离区域ia中，集成电路器件900可以不包括如图4中所示的鳍式绝缘部分fi和下绝缘部分110d。

此外，具有比图4中所示的外沟槽t3更大的深度的外部深沟槽dt4可以形成在器件间隔离区域ia中。外部深沟槽dt4可以用外间隙填充绝缘层142填充，且外间隙填充绝缘层142可以与基板110和内隔离层128直接接触。形成在器件区域da中的内隔离层128当中位于器件区域da的边缘侧的最外面的内隔离层128可以在外部深沟槽dt4的内侧壁ds4处具有在从器件区域da远离的方向上凸出的形状。

图10是示出根据一示例实施方式的集成电路器件的剖面图。在图10中，相同的附图标记表示与图1a和6中相同的元件，为了简洁在此省略其详细描述。

参照图10，集成电路器件1000可以包括与图5中所示的集成电路器件500基本相同的元件或构造。然而，在器件间隔离区域ia中，集成电路器件1000可以不包括如图5中所示的鳍式绝缘部分fi和下绝缘部分110a。

此外，具有比图5中所示的外沟槽t2更大的深度的外部深沟槽dt5可以形成在器件间隔离区域ia中。外部深沟槽dt5可以用外间隙填充绝缘层142填充，且外间隙填充绝缘层142可以与基板110和内隔离层128直接接触。形成在器件区域da中的内隔离层128当中位于器件区域da的边缘侧的最外面的内隔离层128可以在外部深沟槽dt5的内侧壁ds5处具有在从器件区域da远离的方向上凸出的形状。

如上所讨论地，即使诸如线边缘粗糙度(ler)、临界尺寸均匀性(cdu)、覆盖、光学邻近效应等的各种工艺参数上的误差出现在制造参照图2至10描述的集成电路器件200、300、400、500、600、700、800、900和1000的工艺期间，但是由于不必要的鳍式有源区域留在器件区域周围而可以减小可能发生各种不同的缺陷或故障的可能性。因此，在按比例缩小的集成电路器件中，即使有源区域的节距依据晶体管的尺寸的缩小是小的，但是由归因于工艺余量的缺少引起的有源区域留在器件区域周围的受损部分所导致的缺陷或故障可以被减少或防止。因此，能制造具有期望的电性能的集成电路器件。

图11是示出根据一示例实施方式的集成电路器件的布局图。包括含finfet器件的逻辑单元区域lc的集成电路器件1100参照图11被描述。在图11中，相同的附图标记表示与图1a至10中相同的元件，为了简洁在此省略其详细描述。

参照图11，集成电路器件1100可以包括逻辑单元区域lc。

逻辑单元区域lc可以包括第一器件区域da1和第二器件区域da2，在第一器件区域da1和第二器件区域da2中形成在垂直方向(z方向)上从基板110凸出的多个鳍式区域fa1和fa2。第一和第二器件区域da1和da2可以每一个被器件间隔离区域ia围绕。

器件间隔离区域ia可以包括平行于多个鳍式有源区域fa1和fa2延伸的鳍式绝缘部分fi和覆盖鳍式绝缘部分fi的侧壁的外隔离层140。鳍式绝缘部分fi可以包括如参照图1a至5描述的各种不同结构中的任意一种。

多个鳍式有源区域fa1和fa2可以沿一方向(y方向)彼此平行延伸。具有与参照图1a和1b所述相同的构造或结构的内隔离层128可以形成在第一和第二器件区域da1和da2中的多个鳍式有源区域fa1和fa2之间。多个鳍式有源区域fa1和fa2可以凸出在内隔离层128之上。

多条栅线160可以形成在具有多个鳍式有源区域fa1和fa2的基板110上从而在交叉多个鳍式有源区域fa1和fa2的方向(x方向)上延伸。

如参照图1a和1b描述的界面层152和栅绝缘层154可以被夹置在多个鳍式有源区域fa1和fa2的每一个与多条栅线160的每一条之间。

多个栅绝缘层154和多条栅线160可以覆盖多个鳍式有源区域fa1和fa2的每一个的侧壁和顶面、鳍式绝缘部分fi和外隔离层140，并且可以在x方向上延伸。多个mos晶体管可以沿多条栅线160形成。多个mos晶体管可以每一个是三维结构的mos晶体管，其沟道形成在多个鳍式有源区域fa1和fa2的每一个的侧壁和顶面处。

在一些实施方式中，具有不同导电类型的沟道的mos晶体管可以分别形成在第一器件区域da1中和第二器件区域da2中。例如，nmos晶体管可以形成在第一器件区域da1中并且pmos晶体管可以形成在第二器件区域da2中。在另外的实施中，具有相同导电类型的沟道的mos晶体管可以形成在第一和第二器件区域da1和da2中。例如，或者nmos晶体管或者pmos晶体管可以形成在第一和第二器件区域da1和da2中。

在一些实施方式中，如图1a至10中所示的集成电路器件100、200、300、400、500、600、700、800、900和1000中的任意一种可以形成如图11中所示的集成电路器件1100的一部分。

图12是包括根据在此描述的示例实施方式的集成电路器件中的至少一种的电子设备1200的框图。

参照图12，电子设备1200可以包括逻辑区域1210和存储区域1220。

逻辑区域1210可以包括各种不同种类的逻辑单元，这些逻辑单元作为执行期望的逻辑功能的诸如计数器、缓冲器等的标准单元，包括多个电路元件诸如晶体管、电阻器等。逻辑单元可以构成例如与、与非、或、或非、异或(xor)、异或非(xnor)、反向器(inv)、加法器(add)、缓冲器(buf)、延时(dly)、过滤器(fil)、多路复用器(mxt/mxit)、或/与/反相器(oai)、与/或(ao)、与/或/反相器(aoi)、d触发器、复位触发器、主从触发器或锁存器。然而，上述逻辑单元不限于此。

存储区域1220可以包括sram、dram、mram、rram和pram中的至少一种。

逻辑区域1210和存储区域1220中的至少一个可以包括集成电路器件100、200、300、400、500、600、700、800、900、1000和1100及在本公开的范围内的其各种变型中的至少一种。

接下来，详细描述根据本公开的示例实施方式的制造集成电路器件的方法。

图13a至13j是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。参照图13a至13j，描述制造如图1a和1b中所示的集成电路器件的示例方法。在图13a至13j中，相同的附图标记表示与图1a和1b中相同的元件，为了简洁在此省略其详细描述。

参照图13a，可以提供包括器件区域da和围绕器件区域da的至少一部分的器件间隔离区域ia的基板110。多个垫氧化物图案212和多个第一掩模图案214可以形成在器件区域da和器件间隔离区域ia中。

多个垫氧化物图案212和多个第一掩模图案214可以沿一方向(y方向)延伸并且可以分别平行于彼此。

基板110可以包括诸如si或ge的半导体和/或诸如sige、sic、gaas、inas或inp的半导体化合物。在一些实施方式中，基板110可以包括iii-v族半导体化合物和iv族半导体中的至少一种。iii-v族半导体化合物可以包括二元化合物、三元化合物或四元化合物，它们中的每一个由例如铝(al)、镓(ga)和铟(in)中至少一种的iii族元素和例如磷(p)、砷(as)和锑(sb)中至少一种的v族元素的组合形成。例如，iii-v族半导体化合物可以包括inp、inzga1-zas(0≤z≤1)和alzga1-zas(0≤z≤1)中的至少一种。二元化合物可以是inp、gaas、inas、insb和gasb中的任意一种。三元化合物可以是ingap、ingaas、alinas、ingasb、gaassb和gaasp中的任意一种。iv族半导体可以包括si或ge。然而，本公开的实施方式不限于此。iii-v族半导体化合物和诸如ge的iv族半导体可以被用作用来形成更低功率的高速晶体管的沟道材料。高性能cmos晶体管可以使用由iii-v族半导体化合物(例如gaas)形成的半导体基板和由iv族半导体(例如ge)形成的半导体基板而形成，所述iii-v族半导体化合物的电子迁移率相比硅基板更高，所述iv族半导体的空穴迁移率相比硅基板更高。在一些实施方式中，在其中nmos晶体管形成在基板110上的情况下，基板110可以由如上所提及的iii-v族半导体化合物中的一种形成。在另外的实施方式中，在其中pmos晶体管形成在基板110上的情况下，基板110的至少一部分可以由ge形成。作为示例，基板110可以是绝缘体上硅(soi)基板。基板110可以包括例如掺杂有杂质的阱区域或掺杂有杂质的结构的导电区域。

在一些实施方式中，多个垫氧化物图案212可以由通过热氧化基板110的表面形成的氧化物层形成。多个第一掩模图案214可以由硅氮化物层、硅氮氧化物层、旋涂玻璃(sog)层、旋涂硬掩模(soh)层、光致抗蚀剂层或其组合形成，但本公开不限于此。

参照图13b，基板110的一部分可以将多个第一掩模图案214用作蚀刻掩模被蚀刻从而在基板110中形成多个内沟槽t1。随着多个内沟槽t1被形成，多个初始鳍式有源区域pa可以形成为在垂直方向(z方向)上从基板110向上地凸出到基板110的主表面并且可以沿一方向(y方向)延伸。

多个初始鳍式有源区域pa可以每一个形成为具有高孔径比，因此多个初始鳍式有源区域pa可以每一个具有倾斜的侧壁t1w从而具有越靠近其底部而越大的在x方向上的宽度。由于多个初始鳍式有源区域pa的每一个的倾斜侧壁t1w，多个内沟槽t1可以每一个具有越靠近其底面而越小的在x方向上的内部宽度。

参照图13c，绝缘衬垫122可以形成为覆盖多个初始鳍式有源区域pa的暴露的表面。

绝缘衬垫122可以形成为覆盖多个初始鳍式有源区域pa的每一个的倾斜侧壁t1w。绝缘衬垫122可以符合倾斜侧壁t1w的形状。

在一些实施方式中，绝缘衬垫122可以由单一硅氮化物层形成。在另外的实施方式中，绝缘衬垫122可以由包括硅氮化物的多层形成。绝缘衬垫122可以由例如单层或多层形成，所述单层或多层由硅氮化物(sin)、硅氮氧化物(sion)、硅硼氮化物(sibn)、硅碳化物(sic)、氢化硅碳化物(sic:h)、硅碳氮化物(sicn)、氢化硅碳氮化物(sicn:h)、硅氧碳氮化物(siocn)、氢化硅氧碳氮化物(siocn:h)、硅碳氧化物(sioc)和二氧化硅(sio2)中的至少一种形成，但本公开不限于此。作为示例，绝缘衬垫122可以包括与多个初始鳍式有源区域pa的每一个的倾斜侧壁t1w直接接触的氧化物衬垫和覆盖氧化物衬垫的氮化物衬垫。氧化物衬垫可以通过氧化多个初始鳍式有源区域pa的表面形成。例如，氧化物衬垫可以由使用热氧化工艺形成的氧化物层形成并且氮化物层可以由硅氮化物层形成。

在一些实施方式中，绝缘衬垫122可以具有大约10到的厚度。

在一些实施方式中，绝缘衬垫122可以包括用来将张应力施加于即将从多个初始鳍式有源区域pa的每一个获得的沟道区域的材料。在这样的情况下，nmos晶体管可以使用多个初始鳍式有源区域pa形成。在另外的实施方式中，绝缘衬垫122可以包括用来将压应力施加于即将从多个初始鳍式有源区域pa的每一个获得的沟道区域的材料。在这样的情况下，pmos晶体管可以使用多个初始鳍式有源区域pa形成。

在一些实施方式中，绝缘衬垫122可以通过等离子体增强的化学气相沉积(pecvd)工艺、高密度等离子体(hdp)cvd工艺、电感耦合等离子体(icp)cvd工艺或电容耦合(ccp)cvd工艺形成，但本公开不限于此。

参照图13d，内间隙填充绝缘层126可以形成在绝缘衬垫122上以填充多个内沟槽t1。

为了形成内间隙填充绝缘层126，氧化物材料可以被沉积以填充多个内沟槽t1的每一个，然后沉积的氧化物材料可以被退火。接下来，内间隙填充绝缘层126的一部分和绝缘衬垫122的一部分可以被去除以暴露多个第一掩模图案214的顶面。

内间隙填充绝缘层126可以通过可流动的化学气相沉积(fcvd)工艺或旋涂工艺形成。内间隙填充绝缘层126可以由例如氟化物硅酸盐玻璃(fsg)、无掺杂的硅酸盐玻璃(usg)、硼磷硅酸盐玻璃(bpsg)、磷硅酸盐玻璃(psg)、可流动氧化物(fox)、等离子体增强的正硅酸乙酯(pe-teos)、东燃硅氮烷(tosz)或其组合形成，但本公开不限于此。

内间隙填充绝缘层126可以具有面对多个初始鳍式有源区域pa的每一个的倾斜侧壁t1w的倾斜侧壁。内间隙填充绝缘层126的倾斜侧壁可以具有对应于多个初始鳍式有源区域pa的每一个的倾斜侧壁t1w的梯度的梯度。

绝缘衬垫122和填充多个内沟槽t1的内间隙填充绝缘层126可以构成多个内隔离层128。

参照图13e，掩模图案230可以形成在其中内隔离层128填充多个初始鳍式有源区域pa之间的间隔的结构上。

掩模图案230可以形成在器件区域da中以覆盖期望数量的初始鳍式有源区域pa。例如，如图13e中所示，掩模图案230可以形成为完全覆盖四个初始鳍式有源区域pa。

在一些实施方式中，因为诸如线边缘粗糙度(ler)、临界尺寸均匀性(cdu)、覆盖或光学邻近效应等的各种工艺参数上的误差可以出现，所述误差产生在形成掩模图案230的工艺期间，所以在其中将要确保的最小工艺余量大于预定值的情况下，掩模图案230的期望的位置和尺寸可以在基板110上被略微改变。例如，在其中工艺余量相似于或大于多个初始鳍式有源区域pa之间的距离例如多个初始鳍式有源区域pa的底部部分之间的距离的情况下，覆盖初始鳍式有源区域pa在器件区域da外部的部分的掩模图案或者非常靠近地延伸到器件区域da外部的至少一个初始鳍式有源区域pa的掩模图案可以代替期望的掩模图案230形成在基板110上。结果，如由图13e中的虚线所示，可以得到形成在从期望的位置偏移的和/或延伸的区域上的实际掩模图案230a。实际掩模图案230a可以被形成为设置成非常靠近器件区域da外部的至少一个初始鳍式有源区域pa。

实际掩模图案230a可以被放大成如图13e中所示在±x方向上在期望的掩模图案230的相反侧具有更大的宽度，但不限于此。例如，实际掩模图案230a可以从期望的掩模图案230被放大或从期望的掩模图案230偏移从而在±x方向中的任一方向上具有更大的宽度。

其中执行使用实际掩模图案230a的随后工艺的情况作为示例被描述。

参照图13f，使用实际掩模图案230a，由实际掩模图案230a暴露的垫氧化物图案212和第一掩模图案214可以被去除，然后内隔离层128、初始鳍式有源区域pa和基板110可以被蚀刻以形成在器件间隔离区域ia中暴露基板110的外沟槽t2。

外沟槽t2的底面高度bl2可以低于多个内沟槽t1的底面高度bl1(即外沟槽t2的深度可以大于多个内沟槽t1的深度)，但本公开不限于此。例如，外沟槽t2的底面高度bl2可以与多个内沟槽t1的底面高度bl1基本相等或相似(即外沟槽t2的深度可以与多个内沟槽t1的深度相似或相同)。

当形成外沟槽t2之后，另外的初始鳍式有源区域pa的与器件区域da相邻且蚀刻受损的一部分可以以鳍式薄片(sliver)fs的形式留在器件区域da周围。结果，鳍式薄片fs可以被暴露在外沟槽t2的内侧壁处。

参照图13g，鳍式薄片fs可以被转变成鳍式绝缘部分fi。

在一些实施方式中，鳍式薄片fs可以使用氧化气氛被转变成鳍式绝缘部分fi。在一些实施方式中，鳍式薄片fs可以使用氮化气氛被转变成鳍式绝缘部分fi。

当将鳍式薄片fs转变成鳍式绝缘部分fi时，基板110由外沟槽t2暴露的一部分可以被转变成下绝缘部分110a。下绝缘部分110a可以整体地连接到鳍式绝缘部分fi并且可以具有沿基板110的表面延伸的形状。

将鳍式薄片fs转变成鳍式绝缘部分fi的工艺可以被执行足够的时间以彻底地将鳍式薄片fs转变成鳍式绝缘部分fi。当将鳍式薄片fs转变成鳍式绝缘部分fi时，面对鳍式薄片fs的内隔离层128的绝缘衬垫122可以被用作转变停止层。

作为示例，绝缘衬垫122可以包括硅氮化物层，并且鳍式薄片fs可以使用氧化气氛被转变成鳍式绝缘部分fi。在这样的情况下，鳍式薄片fs可以将绝缘衬垫122中包括的硅氮化物层用作氧化停止层而被氧化使得鳍式绝缘部分fi由氧化物形成。进一步地，基板110由外沟槽t2暴露的部分可以被转变成由氧化物层形成的下绝缘部分110a。

当氧化鳍式薄片fs时，氧化工艺可以在足够的时间期间被执行以氧化鳍式薄片fs的基本上整个部分。结果，基板110不含绝缘衬垫122的一部分可以被氧化比鳍形薄片fs的宽度更厚的厚度d12。此外，形成在外沟槽t2的内表面上的下绝缘部分110a在z方向上的厚度d13可以大于鳍式绝缘部分fi的最大厚度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w11)。

鳍式绝缘部分fi可以接触多个内隔离层128中位于器件区域da的最外侧的内隔离层128的侧壁并且可以平行于初始鳍式有源区域pa延伸。鳍式绝缘部分fi可以直接接触器件区域da中的最外面的内隔离层128的绝缘衬垫122并且可以具有越靠近基板110而增大的在x方向上的宽度。

鳍式绝缘部分fi可以在x方向上具有比初始鳍式有源区域pa的宽度更小的宽度w11。

鳍式绝缘部分fi可以具有接触位于器件区域da的最外侧的内隔离层128的侧壁的倾斜侧壁fisw。随着倾斜侧壁fisw越靠近基板110，倾斜侧壁fisw可以在正(+)方向或负(－)方向上相对于基板110上的垂直线是倾斜的使得与初始鳍式有源区域pa的间隔距离越短。

在另外的实施方式中，绝缘衬垫122可以包括硅氧化物层，并且氮化气氛可以被用于将鳍式薄片fs转变成鳍式绝缘部分。在这样的情况下，鳍式薄片fs可以将硅氧化物层用作氮化停止层而被氮化使得鳍式绝缘部分fi由氮化物形成。进一步地，基板110由外沟槽t2暴露的一部分可以被转变成由氮化物层形成的下绝缘部分110a。

在一些实施方式中，为了使用氧化气氛将鳍式薄片fs转变成鳍式绝缘部分fi，可以使用等离子体氧化工艺。例如，鳍式薄片fs可以在等离子体处理装置中使用等离子体气氛被转变成氧化物层。作为示例，等离子体氧化工艺可以在使用o2气体和惰性气体所得的等离子体气氛下被执行。作为另外的示例，等离子体氧化可以在使用o2气体、惰性气体和h2气体所得的等离子体气氛中被执行。为了形成等离子体气氛，可以在等离子体处理装置中供应o2气体和ar气体，或者，可以在等离子体处理装置中供应o2气体、ar气体和h2气体。

为了使用氧化气氛将鳍式薄片fs转变成鳍式绝缘部分fi，可以使用各种不同类型的等离子体处理装置。例如，氧化工艺可以使用径向线缝隙天线(rlsa)微波等离子体处理装置、远程等离子体处理装置、电感耦合等离子体(icp)处理装置、电子回旋共振(ecr)等离子体处理装置、表面反射等离子体处理装置或磁控管等离子体处理装置被执行，其中rlsa微波等离子体处理装置能够通过使用从具有多个缝隙的平面天线(例如rlsa)被引入反应腔室的微波产生等离子体而产生高密度和低电子温度的微波等离子体。

在另外的实施方式中，为了使用氮化气氛将鳍式薄片fs转变成鳍式绝缘部分fi，可以使用等离子体氮化工艺。例如，鳍式薄片fs可以在等离子体处理装置中使用等离子体气氛被转变成氮化物层。作为示例，等离子体氮化工艺可以在含氮气体气氛下被执行。例如，含氮气体可以包括nh3气体，但本公开不限于此。

因为鳍式绝缘部分fi通过氧化或氮化工艺转变从初始鳍式有源区域pa所得的鳍式薄片fs而形成，所以鳍式绝缘部分fi和下绝缘部分110a可以包括与构成器件区域da中的初始鳍式有源区域pa的物质相同的物质。例如，在其中初始鳍式有源区域pa包括硅的情况下，鳍式绝缘部分fi和下绝缘部分110a可以包括硅氧化物或硅氮化物。

参照图13h，当实际掩模图案230a(参照图13g)被去除之后，外间隙填充绝缘层142可以被形成以填充外沟槽t2。

外间隙填充绝缘层142可以形成在下绝缘部分110a上以填充器件间隔离区域ia中的外沟槽t2。外间隙填充绝缘层142可以被形成以覆盖鳍式绝缘部分fi的侧壁。

在一些实施方式中，外间隙填充绝缘层142可以由与构成鳍式绝缘部分fi和下绝缘部分110a的材料不同的材料形成。在另外的实施方式中，外间隙填充绝缘层142可以由与构成鳍式绝缘部分fi和下绝缘部分110a的材料相同的材料形成。在这样的情况下，外间隙填充绝缘层142和鳍式绝缘部分fi可以由界面142a区分，并且外间隙填充绝缘层142和下绝缘部分110a也可以由界面142b区分。

在一些实施方式中，外间隙填充绝缘层142可以通过涂覆工艺或沉积工艺形成。在一些实施方式中，外间隙填充绝缘层142可以由fsg、usg、bpsg、psg、fox、pe-teos、tosz或其组合形成，但本公开不限于此。

在一些实施方式中，外间隙填充绝缘层142可以通过形成填充外沟槽t2的绝缘层并平坦化该绝缘层以暴露多个第一掩模图案214而形成。在这样的情况下，多个第一掩模图案214的一部分和内隔离层128的一部分可以被消耗使得其高度可以减小。

参照图13i，当多个第一掩模图案214和多个垫氧化物图案212(参照图13h)被去除之后，去除多个内隔离层128的覆盖多个初始鳍式有源区域pa的一部分、鳍式绝缘部分fi的一部分和外间隙填充绝缘层142的一部分的凹陷工艺可以被执行。

结果，多个鳍式有源区域fa可以从多个初始鳍式有源区域pa被形成，并且多个鳍式有源区域fa的每一个的上部部分可以被暴露并且可以凸出在内隔离层128之上。

在一些实施方式中，凹陷工艺可以通过湿蚀刻工艺、干蚀刻工艺或其组合的工艺被执行。当执行凹陷工艺时，因为多个初始鳍式有源区域pa的上部部分被暴露在蚀刻气氛和/或随后的清洁气氛下，所以多个初始鳍式有源区域pa的上部部分可以通过蚀刻、氧化和/或清洁被部分消耗。因此，如图13i中所示，其每一个具有减小的上部宽度的多个鳍式有源区域fa可以从多个初始鳍式有源区域pa被形成。具体地，当在图13h的所得结构上执行凹陷工艺时，随着器件区域da和器件间隔离区域ia中不必要层的去除量被增加，多个初始鳍式有源区域pa的暴露面积可以被增大，从而多个初始鳍式有源区域pa的顶部部分可以相比其下部部分在凹陷工艺的蚀刻气氛下被暴露更长的时间。因此，多个初始鳍式有源区域pa的因蚀刻气氛导致的消耗量越靠近其顶部部分而增加。结果，多个鳍式有源区域fa可以具有越靠近其顶部部分而逐渐减小的宽度。

在一些实施方式中，阀值电压控制杂质离子可以被注入进器件区域da中的多个鳍式有源区域fa的暴露的上部部分中。在其中nmos晶体管形成在器件区域da中的情况下，作为阀值电压控制杂质离子的硼(b)离子可以被注入。在其中pmos晶体管形成在器件区域da中的情况下，作为阀值电压控制杂质离子的磷(p)离子或砷(as)可以被注入。

参照图13j，界面层152可以形成在多个鳍式有源区域fa的暴露的表面上，栅绝缘层154和栅线160可以顺序形成在界面层152上。

界面层152可以通过氧化多个鳍式有源区域fa的暴露的表面而形成。在一些实施方式中，界面层152可以由其介电常数是大约9或更小的低k介电层例如硅氧化物层、硅氮氧化物层或其组合形成。在另外的实施方式中，界面层152可以由硅酸盐层、硅酸盐层和硅氧化物层的组合或硅酸盐层和硅氮氧化物层的组合形成。界面层152可以具有大约5到的厚度，但本公开不限于此。在一些实施方式中，形成界面层152的工艺可以被省略。

栅绝缘层154和栅线160可以形成在多个鳍式有源区域fa上以覆盖多个鳍式有源区域fa的每一个的相反侧壁和顶面。

栅绝缘层154可以由其介电常数高于界面层152的介电常数的高k介电层形成。栅绝缘层154可以具有大约10到25的介电常数。栅绝缘层154可以包括铪氧化物、铪氮氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物、铅锌铌酸盐或其组合，但本公开不限于此。栅绝缘层154可以通过原子层沉积(ald)工艺、化学气相沉积(cvd)工艺或物理气相沉积(pvd)工艺形成。栅绝缘层154可以具有大约10到的厚度，但本公开不限于此。

栅线160可以包括功函数调节含金属层和填充形成在功函数调节含金属层上的间隔的间隙填充含金属层。在一些实施方式中，栅线160可以具有其中顺序堆叠金属氮化物层、金属层、导电覆盖层和间隙填充金属层的结构。金属氮化物层和金属层可以每一个包括ti、w、ru、nb、mo、hf、ni、co、pt、yb、tb、dy、er和pd中的至少一种。金属氮化物层和金属层可以通过ald工艺、金属有机ald工艺或金属有机cvd工艺形成。导电覆盖层可以充当保护层以防止金属层的表面被氧化。进一步地，导电覆盖层可以充当用来促进另一金属层在所述金属层上的沉积的润湿层。导电覆盖层可以包括例如tin、tan或其组合的金属氮化物，但本公开不限于此。间隙填充金属层可以在导电覆盖层上延伸。间隙填充金属层可以通过ald工艺、cvd工艺或pvd工艺形成。间隙填充金属层可以填充由导电覆盖层的表面的区域之间的台阶形成的凹陷空间而没有空隙。在一些实施方式中，栅线160可以包括tialc/tin/w的堆叠结构、tin/tan/tialc/tin/w的堆叠结构或tin/tan/tin/tialc/tin/w的堆叠结构。在这样的情况下，tialc层或tin层可以充当功函数调节含金属层。

在一些实施方式中，栅线160可以通过替换多栅(rpg)工艺形成。在形成栅线160的示例工艺中，多个牺牲图案可以形成在多个鳍式有源区域fa上，其中多个牺牲图案的每一个由牺牲栅绝缘层和牺牲栅图案的堆叠结构形成。牺牲栅绝缘层可以由硅氧化物层形成，且牺牲图案可以由多晶硅形成。

接下来，覆盖多个牺牲图案的每一个的相反侧壁的绝缘间隔物和在绝缘间隔物上的栅间绝缘层可以被形成。当暴露多个鳍式有源区域fa的表面的多个栅间隔物通过去除多个牺牲图案而形成之后，界面层152、栅绝缘层154和栅线160可以顺序地形成在多个栅间隔物中。

在形成栅线160之前或之后，多个源极/漏极区可以形成在多个鳍式有源区域fa上。在形成多个源极/漏极区的示例工艺中，当多个鳍式有源区被部分蚀刻以形成多个凹陷区域之后，半导体层可以通过外延生长工艺被形成以填充多个凹陷区域。多个源极/漏极区可以由在多个鳍式有源区域fa上的多个凹陷区域中外延生长的sige层、si层或sic层形成。

在根据本公开的示例实施方式的如参照图13a至13j所述的制造集成电路器件的方法中，虽然工艺参数中的误差出现在制造工艺期间，但是由于不必要的鳍式有源区域留在器件区域周围导致能够消除各种不同的缺陷或故障可能出现的可能性。因此，在用严格的设计规则制造集成电路器件的方法中，即使有源区域的一部分由于依据有源区域的小节距的加工余量的缺少而被损坏，但是能通过简单的方法减少或防止缺陷或故障出现而不增大工艺难度。

图14a至14d是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。参照图14a至14d，制造图2中所示的集成电路器件200的示例方法被描述。在图14a至14d中，相同的附图标记表示与图1a至13j中相同的元件，为了简洁在此省略其详细描述。

参照图14a，参照图13a至13e描述的工艺可以被执行使得限定器件区域da的掩模图案230可以形成在其中内隔离层128被形成以填充多个初始鳍式有源区域pa之间相应的间隔的结构上。

在本示例实施方式中，在形成掩模图案230的工艺中，不同于如图13e中所示的实际掩模图案230，可以形成在-x方向上从期望的掩模图案230的位置偏移的实际掩模图案230b。

参照图14b，将实际掩模图案230b用作蚀刻掩模，由实际掩模图案230b暴露的垫氧化物图案212和第一掩模图案214可以通过与参照图13f描述的工艺相似的工艺被去除，然后内隔离层128、初始鳍式有源区域pa和基板110可以被蚀刻以形成在器件间隔离区域ia中暴露基板110的外沟槽t2。

当形成外沟槽t2之后，不包括在器件区域da中的另一初始鳍式有源区域pa(即与器件区域da相邻的初始鳍式有源区域)可以以蚀刻受损的鳍式薄片fs的形式留在器件区域da周围。在本示例中，不同于图13f中所示的生成的结构，一个受损的鳍式薄片fs可以只形成在器件区域da的在外沟槽t2的内侧壁处将被暴露的一侧上。在器件区域da的另一侧，内隔离层128可以被暴露在外沟槽t2的内侧壁处。

参照图14c，鳍式薄片fs可以通过与参照图13g描述的工艺相似的工艺或相同的工艺在外沟槽t2的内侧壁处被转变成鳍式绝缘部分fi。当将鳍式薄片fs转变成鳍式绝缘部分fi时，基板110的暴露在外沟槽t2中的一部分可以被转变成下绝缘部分110b。在器件区域da的一侧，下绝缘部分110b可以整体地连接到鳍式绝缘部分fi并且可以具有沿基板110的表面延伸的形状。在器件区域da的另一侧，因为内隔离层128被暴露在外沟槽t2的内侧壁处并且受损的鳍式薄片不存在，所以鳍式绝缘部分fi可以不被形成。

将鳍式薄片fs转变成鳍式绝缘部分fi的工艺可以将内隔离层128的绝缘衬垫122用作转变停止层被执行。因此，鳍式绝缘部分fi可以被形成并且同时下绝缘部分110b可以形成在暴露在外沟槽t2中的基板110上。

在一些实施方式中，形成在外沟槽t2的内壁上的下绝缘部分110b的厚度(例如如图14c中所示的在x方向上的厚度d22和在z方向上的厚度d23)可以等于或大于鳍式绝缘部分fi的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w21)。

参照图14d，当实际掩模图案230b从图14c的生成的结构被去除之后，与参照图13h至13j描述的工艺相似或相同的工艺可以被执行以形成集成电路器件200。

图15a至15d是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。参照图15a至15d，制造图3中所示的集成电路器件300的示例方法被描述。

在15a至15d中，相同的附图标记表示与图1a至14d中相同的元件，为了简洁在此省略其详细描述。

参照图15a，参照图13a至13e描述的工艺可以被执行使得限定器件区域da的掩模图案230可以形成在其中内隔离层128被形成以填充多个初始鳍式有源区域pa之间相应的间隔的结构上。

在本示例实施方式中，在形成掩模图案230的工艺中，在-x方向上从期望的掩模图案230的位置偏移的实际掩模图案230c可以被形成。

参照图15b，将实际掩模图案230c用作蚀刻掩模，由实际掩模图案230c暴露的垫氧化物图案212和第一掩模图案214可以通过与参照图13f描述的工艺相似的工艺被去除，然后内隔离层128、初始鳍式有源区域pa和基板110可以被蚀刻以形成在器件间隔离区域ia中暴露基板110的外沟槽t2。

当形成外沟槽t2之后，不包括在器件区域da中的初始鳍式有源区域pa可以以蚀刻受损的鳍式薄片fs的形式留在器件区域da周围。在本示例中，与图13f中所示的生成的结构相似，受损的鳍式薄片fs和fss可以形成在器件区域da的相反侧上。在器件区域da的一侧暴露在外沟槽t2中的一个鳍式薄片fs可以具有与器件区域da中的初始鳍式有源区域pa的上表面高度lv31基本相似的上表面高度。在器件区域da的另一侧，暴露在外沟槽t2中的一个鳍式薄片fss可以具有更低的高度以具有低于初始鳍式有源区域pa的上表面高度lv31的上表面高度lv32。

参照图15c，鳍式薄片fs和fss可以通过与参照图13g描述的工艺相似的工艺或相同的工艺在外沟槽t2的内侧壁处被转变成鳍式绝缘部分fi和fis。当将鳍式薄片fs和fss转变成鳍式绝缘部分fi和fis时，基板110暴露在外沟槽t2中的一部分可以被转变成下绝缘部分110c。在器件区域da的相反侧，下绝缘部分110c可以整体地连接到鳍式绝缘部分fi和fis并且可以具有沿基板110的表面延伸的形状。

将鳍式薄片fs和fss转变成鳍式绝缘部分fi和fis的工艺可以将内隔离层128的绝缘衬垫122用作转变停止层被执行。因此，鳍式绝缘部分fi和fis可以被形成并且同时下绝缘部分110c可以形成在暴露在外沟槽t2中的基板110上。

在一些实施方式中，形成在外沟槽t2的内壁上的下绝缘部分110c的厚度(例如如图15c中所示的在x方向上的厚度d32和在z方向上的厚度d33)可以等于或大于鳍式绝缘部分fi的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w31)。

参照图15d，当实际掩模图案230c从图15c的生成的结构被去除之后，与参照图13h至13j描述的工艺相似或相同的工艺可以被执行以形成集成电路器件300。

在集成电路器件300中，形成在器件区域da的相反侧的鳍式绝缘部分fi和fis可以具有彼此不同的高度和彼此不同的宽度。例如，从外沟槽t2的底面到鳍式绝缘部分fi的顶面的高度h31可以大于从外沟槽t2的底面到鳍式绝缘部分fis的顶面的高度h32。进一步地，鳍式绝缘部分fi在x方向上的宽度可以大于鳍式绝缘部分fis在x方向上的宽度。

图16a至16c是示出根据一示例实施方式的制造集成电路器件的方法的多个阶段的剖面图。参照图16a至16c，制造图4中所示的集成电路器件400的示例方法被描述。在图16a至16c中，相同的附图标记表示与图1a至15d中相同的元件，为了简洁在此省略其详细描述。

参照图16a，参照图13a至13e描述的工艺可以被执行使得限定器件区域da的掩模图案230可以形成在其中内隔离层128被形成以填充多个初始鳍式有源区域pa之间相应的间隔的结构上。在这样的情况下，如参照图13e所述，被放大以具有比期望的掩模图案230更大的宽度的实际掩模图案230a可以被形成。

接下来，将实际掩模图案230a用作蚀刻掩模，由实际掩模图案230a暴露的垫氧化物图案212和第一掩模图案214可以通过与参照图13f描述的工艺相似的工艺被去除，然后内隔离层128、初始鳍式有源区域pa和基板110可以被蚀刻以在器件间隔离区域ia中形成暴露基板110的外沟槽t3。外沟槽t3可以形成为具有与多个内沟槽t1的底面高度bl1相似或相同的底面高度(即外沟槽t3的深度可以与多个内沟槽t1的深度相似或相同)。

参照图16b，通过与参照图13g描述的工艺相似的工艺或相同的工艺，暴露在外沟槽t3的内侧壁处的鳍式薄片fs可以转变成鳍式绝缘部分fi。当将鳍式薄片fs转变成鳍式绝缘部分fi时，基板110暴露在外沟槽t3中的一部分可以转变成下绝缘部分110d。在器件区域da的相反侧，下绝缘部分110d可以整体地连接到鳍式绝缘部分fi并且可以具有沿基板110的表面延伸的形状。

将鳍式薄片fs转变成鳍式绝缘部分fi的工艺可以将内隔离层128的绝缘衬垫122用作转变停止层被执行。在一些实施方式中，形成在外沟槽t3的底面上的下绝缘部分110d的厚度(例如如图16b中所示的在z方向上的厚度d41)可以等于或大于鳍式绝缘部分fi的最大宽度(即鳍式绝缘部分fi的底部部分在x方向上的宽度w41)。

参照图16c，与参照图13h至13j描述的工艺相似或相同的工艺可以被执行以形成集成电路器件400。

图17是示出根据一示例实施方式的制造集成电路器件的方法的剖面图。参照图17，制造图6中所示的集成电路器件600的示例方法被描述。在图17中，相同的附图标记表示与图1a至13j中相同的元件，为了简洁在此省略其详细描述。

参照图17，参照图13a至13g描述的工艺可以被执行使得如由虚线所示的暴露在外沟槽t2中的鳍式薄片fs(参照图13f)转变成鳍式绝缘部分fi(参照图13g)并且基板110暴露在外沟槽t2中的一部分转变成下绝缘部分110a(参照13g)。在那之后，鳍式绝缘部分fi和下绝缘部分110a可以从生成的结构被选择性地去除。

鳍式绝缘部分fi和下绝缘部分110a可以通过湿蚀刻工艺或干蚀刻工艺被选择性地去除。

如图17中所示，已经覆盖了去除的鳍式绝缘部分fi的垫氧化物图案212和第一掩模图案214可以保持原封不动。然而，在其中垫氧化物图案212和第一掩模图案214的至少一部分是由与鳍式绝缘部分fi和下绝缘部分110a中包含的材料相似或相同的材料形成的情况下，当去除鳍式绝缘部分fi和下绝缘部分110a时，垫氧化物图案212和第一掩模图案214的至少一部分可以被一起去除。

通过鳍式绝缘部分fi和下绝缘部分110a的去除，比外沟槽t2更深的外部深沟槽dt1可以被形成。而且，位于器件区域da的边缘侧的内隔离层可以以在外部深沟槽dt1的内侧壁ds1处在从器件区域da远离的方向上凸出的形状而保留。

在那之后，与参照图13h至13j描述的工艺相似或相同的工艺可以被执行以形成如图6中所示的集成电路器件600。

在一些实施方式中，如图5中所示的集成电路器件500可以使用参照图13a至13j描述的制造集成电路器件的方法而形成。然而，在用来形成多个内沟槽t1的示例工艺中，如参照图13a描述的多个垫氧化物图案212和多个第一掩模图案214的节距可以被调节使得多个内沟槽t1的最外面的内沟槽形成为具有比其他的内沟槽t1更大的深度。就是说，多个垫氧化物图案212和多个第一掩模图案214可以形成为以可变的节距布置。结果，当执行用来形成如参照图13b描述的多个初始鳍式有源区域pa的蚀刻工艺时，最外面的内沟槽可以通过在其中多个第一掩模图案214之间的距离更大的区域处的负载效应而被形成为具有相对更大的深度。在那之后，与参照图13c至13j描述的工艺相似或相同的工艺可以被执行以形成集成电路器件500。

在一些实施方式中，为了制造集成电路器件700、800、900和1000，参照图14a至16c描述的工艺和参照图13a至13d描述的工艺的组合工艺可以被使用。

包括具有三维沟道结构的finfet的集成电路器件和制造其的方法参照图1a至17被描述，但本发明公开不限于此。例如，本领域普通技术人员将理解，可以提供包括平面mosfet的集成电路器件，该平面mosfet具有在本公开的范围内通过各种不同的变化或变型的本公开的特征。

图18是根据一示例实施方式的电子系统2000的框图。

电子系统2000包括通过总线2050连接到彼此的控制器2010、输入/输出(i/o)设备2020、存储器2030和接口2040。

控制器2010可以包括微处理器、数字信号处理器和与它们相似的处理设备中的至少一种。i/o设备2020可以包括键区、键盘和显示器中的至少一种。存储器2030可以被用来存储被控制器2010执行的指令。例如，存储器2030可以被用来存储用户数据。

电子系统2000可以被构造作为在无线通信装置下和/或在无线环境下可以传输和/或接收信息的装置。在电子系统2000的一些实施方式中，接口2040可以被构造作为用于通过无线通信网络传输和/或接收数据的无线接口。接口2040可以包括天线和/或无线收发器。在一些示例实施方式中，电子系统2000可以用于诸如码分多址(cdma)系统、全球移动通信系统(gsm)、北美数字蜂窝(nadc)系统、扩展型时分多址(e-tdma)系统和/或宽带码分多址(wcdma)系统的第三代通信系统的通信接口协议。电子系统2000包括图1a至11中所示的集成电路器件100、100a、100b、200、300、400、500、600、700、800、900、1000和1100以及从其修改和改变的集成电路器件中的至少一种。

虽然已经参照本公开的示例实施方式具体显示和描述了本公开，但是本领域普通技术人员将理解，可以作出形式和细节上的各种不同变化而不背离本公开由所附权利要求所界定的精神和范围。

本申请要求2016年4月29日向韩国知识产权局提交的韩国专利申请第10-2016-0053522号的优先权，其全部内容通过引用合并于此。