半导体封装件及其制造方法与流程

本申请要求在韩国知识产权局于2017年6月23日提交的韩国专利申请第10-2017-0079955号和2018年1月24日提交的韩国专利申请第10-2018-0008955号的权益，所述申请的公开内容以全文引用的方式并入本文中。

本发明概念涉及一种半导体封装件，并且更具体地说，涉及应用扇出封装技术的半导体封装件且涉及其制造方法。

背景技术：

电子产品需要在小型化的同时处理大量数据。因此，对用于这类电子产品的半导体装置的集成的需求日益增长。为这个目的，使用各种封装技术堆叠半导体芯片且将半导体芯片彼此电连接。举例来说，通过称为引线键合工艺的工艺中的布线来堆叠以及电连接含有芯片的半导体封装件。然而，在这类申请中使用引线键合工艺需要整个半导体封装件为相当厚的，且难以堆叠超过4层，并且在再分布层用于超过2次加载时可能出现t型拓扑(t-topology)。近来，研究且研发用于增加集成并且降低单位成本的面板级封装件(panellevelpackage；plp)和晶片级封装件(waferlevelpackage；wlp)技术。

技术实现要素：

根据本发明概念的一方面，提供一种半导体封装件，其包含：第一层，包括半导体封装件的第一面板以及一个或多个第一半导体芯片，所述一个或多个第一半导体芯片中的每一个具有暴露在所述一个或多个第一半导体芯片的第一表面处的一个或多个第一焊盘；安置在第一层上方的第二层，所述第二层包括半导体封装件的第二面板以及一个或多个第二半导体芯片，所述一个或多个第二半导体芯片中的每一个具有暴露在所述一个或多个第二半导体芯片的第二表面处的一个或多个第二焊盘；以及第一再分布层，插入于第一层与第二层之间并且电连接到一个或多个第一焊盘。第一层进一步包括一个或多个第一面板通孔(throughpanelvia；tpv)，所述一个或多个第一面板通孔在与第一面板的厚度方向对应的竖直方向上延伸穿过第一面板，并且电连接到第一再分布层。

根据本发明概念的另一方面，提供一种半导体封装件，其包含：第一层，包括具有暴露在第一半导体芯片的第一表面处的一个或多个第一焊盘的第一半导体芯片、具有容纳第一半导体芯片的第一容纳部分的第一面板，以及在与第一面板的厚度方向对应的竖直方向上延伸穿过第一面板的一个或多个第一面板通孔(tpv)；第一再分布层，在竖直方向上安置在第一层上且电连接到一个或多个第一焊盘以及一个或多个第一面板通孔；以及第二层，在竖直方向上堆叠在第一再分布层上，并且包含具有暴露在第二半导体芯片的第二表面处的一个或多个第二焊盘的第二半导体芯片，以及包含容纳第二半导体芯片的第二容纳部分的第二面板。

根据本发明概念的另一方面，提供一种半导体封装件，其包含：第一层，包括具有一个或多个第一焊盘以及第一表面(一个或多个第一焊盘暴露在第一表面处)的第一半导体芯片、具有容纳第一半导体芯片的第一容纳部分的第一面板，以及在竖直方向上延伸穿过第一面板的一个或多个第一面板通孔(tpv)；第一再分布层，安置在第一层上且电连接到一个或多个第一焊盘以及一个或多个第一面板通孔；以及第二层，堆叠在第一再分布层上，并且包括具有一个或多个第二焊盘以及第二表面(电连接到第一再分布层的一个或多个第二焊盘暴露在第二表面处)的第二半导体芯片、包括用于容纳第二半导体芯片的第二容纳部分的第二面板，以及延伸穿过第二面板且电连接到第一再分布层的第二面板通孔。

根据本发明概念的另一方面，提供一种半导体封装件，其包含：第一面板，具有相对侧面以及其中的一个或多个芯片容纳部分，所述一个或多个芯片容纳部分中的每一个在第一面板的相对侧面中的一个处打开；相应第一半导体芯片，容置在一个或多个芯片容纳部分中的每一个中，所述第一半导体芯片具有暴露在所述第一面板的相对侧面中的一个处的表面；再分布层(redistributionlayer；rdl)，包括沿着所述第一面板的相对侧面中的一个以及在第一半导体芯片的表面上延伸的布线图案，再分布层的布线图案在第一半导体芯片的所述表面处电连接到第一半导体芯片；面板通孔(tpv)，从第一面板的相对侧面中的一个竖直延伸穿过所述第一面板到所述第一面板的相对侧面中的另一个，再分布层的布线图案在面板通孔上延伸且电连接到面板通孔；

第二面板，直接安置在再分布层上且具有其中的一个或多个芯片容纳部分，第二面板的一个或多个芯片容纳部分中的每一个在第二面板的相对侧面中的一个处打开；以及相应第二半导体芯片，容置在第二面板的一个或多个芯片容纳部分中的每一个中，所述第二半导体芯片具有暴露在所述第二面板的相对侧面中的一个处的表面。第二半导体芯片电连接到rdl的布线图案。

根据本发明概念的另一方面，提供制造半导体封装件的方法，所述方法包含：通过将各自具有第一表面的一个或多个第一半导体芯片以及延伸穿过第一面板的一个或多个第一面板通孔(tpv)安置在第一面板上来形成第一层，一个或多个第一焊盘暴露在所述第一表面上；通过将各自具有第二表面的一个或多个第二半导体芯片安置在第二面板上来形成第二层，一个或多个第二焊盘暴露在所述第二表面上；在第一层上形成电连接到一个或多个第一焊盘以及一个或多个第一面板通孔的第一再分布层；以及通过在竖直方向上堆叠第二层来在第一再分布层上形成第一堆叠结构。

附图说明

将从以下结合附图进行的本发明概念的实例的详细描述中更清楚地理解本发明概念，在附图中：

图1a是根据本发明概念的半导体封装件的实例的截面图。

图1b是图1a的装置的区域a的截面的放大图。

图2a、图2b、图2c以及图2d是根据本发明概念的各自与图1的装置的区域a的截面对应的半导体封装件的截面的其它实例的放大图。

图3a是根据本发明概念的半导体封装件的实例的截面图。

图3b是图3a的装置的区域b的截面的放大图。

图4a、图4b、图4c以及图4d是根据本发明概念的各自与图3b的装置的区域b的截面对应的半导体封装件的截面的其它实例的放大图。

图5是根据本发明概念的半导体封装件的实例的截面图。

图6是根据本发明概念的半导体封装件的实例的截面图。

图7a到图7d示出根据本发明概念的制造半导体封装件的工艺的实例，其中图7a是所述工艺的流程图，且图7b和图7c各自是在制造封装件的过程期间封装件的组件的截面图，并且图7d是完成的封装件的截面图。

图8a到图8d示出根据本发明概念的制造半导体封装件的工艺的实例，其中图8a是所述工艺的流程图，且图8b和图8c各自是在制造封装件的过程期间封装件的截面图，并且图8d是完成的封装件的截面图。

图9是根据本发明概念的半导体封装件的实例的截面图。

图10是包含根据本发明概念的半导体封装件的电子系统的示意性框图。

附图标号说明

100、200、300、400：半导体封装件；

110、310、410：第一半导体芯片；

111、311：第一焊盘；

120、320、420：第二半导体芯片；

121、221、221_a、221_b、221_c、221_d、321：第二焊盘；

210：第一半导体芯片/芯片；

220：第二半导体芯片/芯片；

330、430：第三半导体芯片；

331：第三焊盘；

340、440：第四半导体芯片；

341：第四焊盘；

450：第五半导体芯片/芯片；

451：第五焊盘；

1000：电子系统；

1010：控制器；

1020：输入单元；

1030：输出单元；

1040：存储装置；

1050：通信器；

1060：杂项操作单元；

a、b：区域；

ac1、ac1_a：第一容纳部分；

ac2、ac2_a：第二容纳部分；

ac3、ac3_a：第三容纳部分；

ac4、ac4_a：第四容纳部分；

ad：额外层；

bp_p、bp_v：凸块；

f1：第一表面；

f2：第二表面；

f3：第三表面；

f4：第四表面；

gr_b、gr_c、gr_d、gv_b、gv_c、gv_d：凹槽；il1：第一绝缘层；

il2：第二绝缘层；

l1、l1a：第一层；

l2、l2a：第二层；

l3、l3a：第三层；

l4、l4a：第四层；

md：模制层；

pnl1、pnl1a：第一面板；

pnl2、pnl2a：第二面板；

pnl3、pnl3a：第三面板；

pnl4、pnl4a：第四面板；

pnl5：第五面板；

rdl1、rdl1a：第一再分布层；

rdl2：第二再分布层；

rdl3：第三再分布层；

s10、s20、s30、s40、s50、s60：操作；

sb、sb1、sb2：焊料球；

st_1、st_1a：第一堆叠结构；

st_2、st_2a：第二堆叠结构；

tpv1：第一面板通孔/面板通孔；

tpv2：第二面板通孔/面板通孔；

tpv3：第三面板通孔；

tpv4：第四面板通孔；

tpv5：第五面板通孔；

tpv6：第六面板通孔；

tsv1：第一硅通孔；

tsv2：第二硅通孔；

wdp_b、wdp_c、wdp_d、wdv_b、wdv_c、wdv_d：突出部；

x：第一方向；

y：第二方向；

z：第三方向。

具体实施方式

现将参看图1a和图1b详细地描述根据本发明概念的半导体封装件100。

参看图1a，半导体封装件100可包含焊料球sb、第一层l1和第二层l2，以及第一再分布层rdl1和第二再分布层rdl2。第一层l1可包含一个或多个第一半导体芯片110以及一个或多个第一面板通孔(tpv)tpv1。第一层l1还可包含第一面板pnl1，其包含其中容纳第一半导体芯片110的第一容纳部分ac1，例如在第一面板pnl1中由第一半导体芯片110占据的区域。第二层l2可包含一个或多个第二半导体芯片120以及一个或多个第二面板通孔tpv2。此外，第二层l2还可包含第二面板pnl2，其包含其中容纳第二半导体芯片120的第二容纳部分ac2。本文中，术语芯片容纳部分可理解为是指在面板的侧面处打开的芯片大小的开口，例如在面板的仅一侧处打开的空腔或在面板的两侧处打开的穿孔。

第一半导体芯片110可包含一个或多个第一焊盘111。根据一实例，第一半导体芯片110可具有第一表面f1，一个或多个焊盘111暴露在所述第一表面f1处。举例来说，第一焊盘111可暴露在第一表面f1处并且电连接到第一再分布层rdl1。此外，根据术语“芯片”将容易地理解，第一半导体芯片110可包括管芯，即集成电路(integratedcircuit；ic)形成于其上的芯片主体，并且一个或多个第一焊盘111是ic的输入端子/输出端子。

第二半导体芯片112可包含一个或多个第二焊盘121。根据一实例，第二半导体芯片120可具有第二表面f2，一个或多个第二焊盘121暴露在所述第二表面f2处。举例来说，第二焊盘121可暴露在第二表面f2处并且电连接到第二再分布层rdl2。如同第一半导体芯片110，根据术语“芯片”将容易地理解，第二半导体芯片120可包括管芯，即集成电路(ic)形成于其上的芯片主体，并且一个或多个第二焊盘121是ic的输入端子/输出端子。

根据一实例，第一焊盘111和第二焊盘121可包含金属。举例来说，第一焊盘111和第二焊盘121可以是电镀焊盘且可包含au、ni/au以及ni/pd/au中的任一种。

第一半导体芯片110和第二半导体芯片120可以是例如非易失性存储器装置，并且更具体地说，可以是(即不限于)电可擦可编程序只读存储器(eeprom)、快闪存储器、相变随机存取存储器(phase-changeram；pram)、电阻式随机存取存储器(resistiveram；rram)、铁电随机存取存储器(ferroelectricram；feram)、固态磁性随机存取存储器(solid-statemagneticram；mram)、聚合物随机存取存储器(polymerram；poram)、纳米浮置栅极存储器(nanofloatinggatememory；nfgm)或分子电子(molecularelectronics)存储器装置。此外，第一半导体芯片110和第二半导体芯片120可以是例如易失性存储器，并且更具体地说，可以是动态随机存取存储器(dynamicrandomaccessmemory；dram)、静态随机存取存储器(staticrandomaccessmemory；sram)、同步动态随机存取存储器(sdram)或rambus动态随机存取存储器(rambusram；rdram)。也就是说，第一半导体芯片110和第二半导体芯片120的ic可包括电子存储器，并且具体地说，存储单元阵列。

此外，第一半导体芯片110和第二半导体芯片120可以是逻辑芯片，并且可以是例如用于控制存储器芯片的控制器。也就是说，第一半导体芯片110和第二半导体芯片120的ic可包括逻辑电路。

第一半导体芯片110和第二半导体芯片120可以是相同或不同类型的半导体芯片。此外，在第一层l1(或第二层l2)包含多个第一半导体芯片110(或多个第二半导体芯片120)时，第一半导体芯片110(或第二半导体芯片120)中的一些可以是相同类型的半导体芯片并且第一半导体芯片110(或半导体芯片120)中的其余一个或多个可以是与那些相同类型的半导体芯片不同类型的半导体芯片。多个第一半导体芯片110(或多个第二半导体芯片120)在第二方向y和第三方向z上排列时可安置为接近于第一层l1(或第二层l2)或与第一层l1(或第二层l2)接触(即相邻)。

第一面板通孔tpv1可在第一方向x上延伸穿过第一层l1，其中第一面板通孔tpv1的第一端部可电连接到焊料球sb，并且第一面板通孔tpv1的第二端部可电连接到第一再分布层rdl1。此外，第二面板通孔tpv2可在第一方向x上延伸穿过第二层l2，其中第二面板通孔tpv2的第一端部可电连接到第一再分布层rdl1，并且第二面板通孔tpv2的第二端部可电连接到第二再分布层rdl2。焊料球sb可经由第一面板通孔tpv1电连接到第一再分布层rdl1，并且第一再分布层rdl1可通过第二面板通孔tpv2电连接到第二再分布层rdl2。

根据一实例，第一面板通孔tpv1和第二面板通孔tpv2可各自包含铜(cu)和钨(w)中的至少一个。举例来说，第一面板通孔tpv1和第二面板通孔tpv2可各自包含以下中的至少一个：铜(cu)、铜锡(cusn)、铜镁(cumg)、铜镍(cuni)、铜锌(cuzn)、铜铅(cupb)、铜金(cuau)、铜铼(cure)、铜钨(cuw)以及钨(w)合金，但不限于此。举例来说，第一面板通孔tpv1和第二面板通孔tpv2可由包含无电电镀、电镀、溅镀以及印刷的工艺中的至少一种形成。

第一面板pnl1可通过一个或多个第一容纳部分ac1分别容纳一个或多个第一半导体芯片110。此外，第二面板pnl2可通过一个或多个第二容纳部分ac2分别容纳一个或多个第二半导体芯片120。

根据一实例，第一面板pnl1和第二面板pnl2可包含绝缘基底。绝缘基底可包含绝缘材料并且可包含(例如)硅、玻璃、陶瓷、塑料或聚合物。第一面板pnl1和第二面板pnl2可实施为具有平板矩形形状或类似圆形形状或多边形形状的各种其它形状。

第一再分布层rdl1可沉积在第一层l1上，并且第二层l2可堆叠在第一再分布层rdl1上。换句话说，第一再分布层rdl1可插入于第一层l1与第二层l2之间。此外，第二再分布层rdl2可沉积在第二层l2上。

第一再分布层rdl1和第二再分布层rdl2可各自包含导电材料。导电材料可包含金属，并且举例来说，可包含铜(cu)、铜合金、铝(al)或铝合金。第一再分布层rdl1和第二再分布层rdl2可例如通过再分布工艺来分别形成在第一层l1和第二层l2上。

第一再分布层rdl1和第二再分布层rdl2可分别在第一层l1和第二层l2上形成再分布布线图案，有助于使第一半导体芯片110和第二半导体芯片120的输入端子/输出端子小型化，使得能够增加输入端子/输出端子的数量并且实现扇出结构。此外，因为第一再分布层rdl1和第二再分布层rdl2分别在第一层l1和第二层l2上形成再分布布线图案并且扇出结构经实现，所以半导体封装件100可提供高效且高速的信号处理。

参看图1b，第一面板通孔tpv1和第一再分布层rdl1可物理地/电性地彼此连接，并且第一再分布层rdl1和第二面板通孔tpv2可物理地/电性地彼此连接。举例来说，第一面板通孔tpv1的顶部表面可接触第一再分布层rdl1的底部表面。根据一实例，第一面板通孔tpv1的顶部表面可位于与第一再分布层rdl1的底部表面实质上相同的平面，即第一面板通孔tpv1和第一再分布层rdl1可具有界面。

此外，第二面板通孔tpv2的顶部表面可接触第二再分布层rdl2的底部表面。根据一实例，第二面板通孔tpv2的顶部表面可位于与第二再分布层rdl2的底部表面实质上相同的平面，即第二面板通孔tpv2和第二再分布层rdl2可具有界面。

在根据本发明概念的半导体封装件中，半导体芯片通过面板通孔和再分布层来彼此电连接，且无需引线键合。举例来说，第一半导体芯片110可经由第一再分布层rdl1彼此电连接。此外，第一半导体芯片110和第二半导体芯片120可经由第一再分布层rdl1、第二面板通孔tpv2以及第二再分布层rdl2彼此电连接。此外，第一半导体芯片110和第二半导体芯片120可经由焊料球sb电连接到外部装置。因此，并不限制叠层的数量，并且半导体封装件100可相对较薄。

图2a到图2d是根据实例实施例的半导体封装件的部分放大截面图。举例来说，图2a到图2d可分别示出图1a的半导体封装件100的区域a的实施例。

参看图2a，材料的离散凸块bp_v可插入于第一再分布层rdl1与第二面板通孔tpv2之间。虽然图2a中示出一个凸块，但是凸块的数量不限于此。凸块bp_v的截面可为圆形，但不限于此。此外，整个凸块bp_v可为球状，即凸块bp_v可以是一个球。凸块bp_v可包含cu、au、ni、al、ag或包含这些金属中的至少一种的合金。因此，第一再分布层rdl1和第二面板通孔tpv2可经由凸块bp_v彼此电连接。

参看图2b中示出的实例，第二面板通孔tpv2可包含朝向第一再分布层rdl1突出的突出部wdv_b。此外，第一再分布层rdl1可包含容置突出部wdv_b的凹槽gv_b。根据一实例，突出部wdv_b和凹槽gv_b可具有矩形截面以及互补形状。虽然图2b到图2d中的每一个示出一个突出部以及容置突出部的一个凹槽，但是突出部以及凹槽的数量不限于此。

参看图2c中示出的实例，第二面板通孔tpv2可包含朝向第一再分布层rdl1突出的突出部wdv_c。此外，第一再分布层rdl1可包含容置突出部wdv_c的凹槽gv_c。根据这一实例，突出部wdv_c的底部表面可具有凸形轮廓，即朝向第一再分布层rdl1凸起。换句话说，第一再分布层rdl1可包含具有凹形底部的凹槽gv_c，其容置具有凸形端部的突出部wdv_c并且具有互补的形状。

参看图2d中示出的实例，第二面板通孔tpv2可包含朝向第一再分布层rdl1突出的突出部wdv_d。此外，第一再分布层rdl1可包含容置突出部wdv_d的凹槽gv_d。根据这一实例，突出部wdv_d和凹槽gv_d具有互补的三角形截面形状。

图3a和图3b是示出根据本发明概念的半导体封装件的另一实例的结构的图。图3a和图3b中示出的组件与上文参看图1a和图1b中示出且描述的那些组件一致，可不再次详细描述。

参看图3a，半导体封装件200可包含焊料球sb、第一层l1和第二层l2，以及第一再分布层rdl1。第一再分布层rdl1可插入于第一层l1与第二层l2之间，并且每一焊料球sb可经由第一面板通孔tpv1电连接到第一再分布层rdl1。

根据这一实例实施例，第一半导体芯片210和第二半导体芯片220布置成使得第一半导体芯片210的第一表面f1与第二半导体芯片220的第二表面f2跨第一再分布层rdl1彼此面对，即使得芯片210和芯片220面对面安置。在这方面中，第一面板pnl1和第二面板pnl2可布置成使得第一容纳部分ac1和第二容纳部分ac2跨第一再分布层rdl1彼此面对。此外，第一层l1和第二层l2可布置成使得第一半导体芯片210和第二半导体芯片220彼此面对，同时相对于第一再分布层rdl1对称，即围绕再分布层rdl1的顶部表面及底部表面中间的平面。因此，第一半导体芯片210和第二半导体芯片220可共用第一再分布层rdl1。

根据另一实例，第二再分布层可形成在第二层l2上。在这种情况下，第二层l2可具有一个或多个第二面板通孔。根据一实例，第二面板通孔的底部表面可接触第二再分布层的顶部表面。此外，包含一个或多个半导体芯片和/或一个或多个面板通孔的第三层可安置在第二再分布层上。

返回参看图3b，第二焊盘221可物理地/电性地连接到第一再分布层rdl1。此外，第二半导体芯片220的第二表面f2可接触第一再分布层rdl1的顶部表面。举例来说，第二焊盘221的底部表面可位于与第二半导体芯片220的第二表面f2实质上相同的平面，即第二半导体芯片可与第一再分布层rdl1具有界面。

在根据本发明概念的半导体封装件中，半导体芯片可通过面板通孔和再分布层来彼此电连接，无需引线键合。因此，并不限制叠层的数量，并且半导体封装件可相对较薄。此外，因为半导体封装件具有其中多个堆叠半导体芯片共用再分布层的结构，所以可改进信号完整性。此外，堆叠结构可由用于相对较少数量的半导体芯片的再分布工艺来实施。

图4a到图4d是图3a的半导体封装件200的部分b的其它实例的部分放大截面图。

参看图4a，凸块bp_p可插入于第一再分布层rdl1与第二焊盘221_a之间。因此，第一再分布层rdl1和第二焊盘221_a可经由凸块bp_p彼此电连接。虽然图4a中示出一个凸块，但是凸块的数量不限于此。凸块bp_p可包含cu、au、ni、al、ag或包含这些金属中的至少一种的合金。

参看图4b，第二焊盘221_b可包含朝向第一再分布层rdl1突出的突出部wdp_b。此外，第一再分布层rdl1可包含容置突出部wdp_b的凹槽gr_b。根据一实例，突出部wdp_b和凹槽gr_b可具有矩形截面形状。随着突出部wdp_b嵌入到凹槽gr_b中，第二半导体芯片220的第二表面f2可接触第一再分布层rdl1的顶部表面。虽然图4b到图4d中的每一个示出一个突出部以及容置突出部的一个凹槽，但是突出部以及凹槽的数量不限于此。

参看图4c，第二焊盘221_c可包含朝向第一再分布层rdl1突出的突出部wdp_c。此外，第一再分布层rdl1可包含容置(互补的)突出部wdp_c的凹槽gr_c。根据一实例，面对第一再分布层rdl1的突出部wdp_c的底部表面可具有凸形轮廓。换句话说，第一再分布层rdl1可包含具有带有凹形轮廓的底部表面的凹槽gr_c，其容置端部表面具有凸形轮廓的突出部wdp_c。随着突出部wdp_c嵌入到凹槽gr_c中，第二半导体芯片220的第二表面f2可接触第一再分布层rdl1的顶部表面。

参看图4d，第二焊盘221_d可包含朝向第一再分布层rdl1突出的突出部wdp_d。此外，第一再分布层rdl1可包含容置突出部wdp_d的凹槽gr_d。根据一实例，突出部wdp_d和凹槽gr_d可具有(互补的)三角形截面形状。随着突出部wdp_d嵌入到凹槽gr_d中，第二半导体芯片220的第二表面f2可接触第一再分布层rdl1的顶部表面。

图5是根据本发明概念的半导体封装件的另一实例的截面图。

参看图5，半导体封装件300可包含焊料球sb、第一堆叠结构st_1以及第二堆叠结构st_2。第二堆叠结构st_2可在第一方向x上堆叠在第一堆叠结构st_1上。

第一堆叠结构st_1可包含第一层l1、堆叠在第一层l1上的第一再分布层rdl1以及堆叠在第一再分布层rdl1上的第二层l2。第一层l1可包含一个或多个第一半导体芯片310、延伸穿过第一层l1的第一面板通孔tpv1以及具有容纳第一半导体芯片310的第一容纳部分ac1的第一面板pnl1。另外，第二层l2可包含一个或多个第二半导体芯片320、延伸穿过第二层l2的第二面板通孔tpv2以及具有容纳第二半导体芯片320的第二容纳部分ac2的第二面板pnl2。

第一半导体芯片310可具有第一表面f1，第一焊盘311暴露在第一表面f1上，并且第二半导体芯片320可具有第二表面f2，第二焊盘321暴露在第二表面f2上。根据一实例，第一半导体芯片310和第二半导体芯片320可布置成使得第一表面f1和第二表面f2跨第一再分布层rdl1彼此面对。第一面板pnl1和第二面板pnl2可布置成使得第一容纳部分ac1和第二容纳部分ac2跨第一再分布层rdl1彼此面对。又另外，第一层l1和第二层l2可布置成使得第一半导体芯片310和第二半导体芯片320彼此面对同时相对于第一再分布层rdl1对称。因此，第一半导体芯片310和第二半导体芯片320可共用第一再分布层rdl1。

第二堆叠结构st_2可包含第三层l3、堆叠在第三层l3上的第二再分布层rdl2以及堆叠在第二再分布层rdl2上的第四层l4。第三层l3可包含一个或多个第三半导体芯片330、延伸穿过第三层l3的第三面板通孔tpv3以及具有容纳第三半导体芯片330的第三容纳部分ac3的第三面板pnl3。此外，第四层l4可包含一个或多个第四半导体芯片340、延伸穿过第四层l4的第四面板通孔tpv4以及具有容纳第四半导体芯片340的第四容纳部分ac4的第四面板pnl4。

第三半导体芯片330可具有第三表面f3，第三焊盘331暴露在第三表面f3处，并且第四半导体芯片340可具有第四表面f4，第四焊盘341暴露在第四表面f4处。根据一实例，第三半导体芯片330和第四半导体芯片340可布置成使得第三表面f3和第四表面f4跨第二再分布层rdl2彼此面对。第三面板pnl3和第四面板pnl4可布置成使得第三容纳部分ac3和第四容纳部分ac4跨第二再分布层rdl2彼此面对。此外，第三层l3和第四层l4可布置成使得第三半导体芯片330和第四半导体芯片340彼此面对同时相对于第二再分布层rdl2对称。因此，第三半导体芯片330和第四半导体芯片340可共用第二再分布层rdl2。

换句话说，第二堆叠结构st_2中所包含的组件的布置可与第一堆叠结构st_1中所包含的组件的布置相似。此外，第二面板通孔tpv2和第三面板通孔tpv3可彼此电连接。虽然图5中未示出，但是凸块、突出部以及包含导电材料的类似物可插入于第二面板通孔tpv2与第三面板通孔tpv3之间。

换句话说，第一堆叠结构st_1和第二堆叠结构st_2的第一半导体芯片310、第二半导体芯片320、第三半导体芯片330以及第四半导体芯片340可经由在第一堆叠结构st_1与第二堆叠结构st_2之间的电连接交换各种信号。此外，在将焊料球sb电连接到半导体封装件300外部的装置时，第一半导体芯片310、第二半导体芯片320、第三半导体芯片330以及第四半导体芯片340可与半导体封装件300外部的装置交换各种信号。

图6是根据本发明概念的半导体封装件的另一实例的截面图。

参看图6，半导体封装件400可包含焊料球sb、第一堆叠结构st_1a、第二堆叠结构st_2a以及第一再分布层rdl1a。第二堆叠结构st_2a可在第一方向x上堆叠在第一堆叠结构st_1a上。第一再分布层rdl1a可插入于第一堆叠结构st_1a与第二堆叠结构st_2a之间。

第一堆叠结构st_1a可包含第一层l1a以及堆叠在第一层l1a上的第二层l2a。第一层l1a可包含一个或多个第一半导体芯片410、延伸穿过第一层l1a的第一面板通孔tpv1以及具有容纳第一半导体芯片410的第一容纳部分ac1_a的第一面板pnl1a。第二层l2a可包含一个或多个第二半导体芯片420、延伸穿过第二层l2a的第二面板通孔tpv2以及具有容纳第二半导体芯片420的第二容纳部分ac2_a的第二面板pnl2a。

根据这一实例，第一容纳部分ac1_a和第一面板pnl1a可具有相同高度或厚度，即在第一方向x上相同的尺寸。此外，第二容纳部分ac2_a和第二面板pnl2a可具有相同高度或厚度。也就是说，在这一实例中的第一容纳部分ac1_a是竖直延伸穿过第一面板pnl1a的开口。同样地，在这一实例中的第二容纳部分ac2_a是竖直延伸穿过第二面板pnl2a的开口。因此，第一半导体芯片410和第二半导体芯片420可分别容纳在第一容纳部分ac1_a中和第二容纳部分ac2_a中，并且可在第一方向x上分别具有与第一面板pnl1a和第二面板pnl2a相同的尺寸。

此外，根据这一实例，第一堆叠结构st_1a可包含一个或多个硅通孔(throughsiliconvia；tsv)。更详细地说，第一堆叠结构st_1a可包含在第一方向x上延伸穿过第一堆叠结构st_1a的一个或多个第一硅通孔tsv1。硅通孔电连接到硅通孔延伸穿过的芯片的ic。

举例来说，第一硅通孔tsv1可延伸穿过第一半导体芯片410和第二半导体芯片420的主体。或者，在第二半导体芯片420包含暴露在第二表面f2处的焊盘(未示出)时，第一硅通孔tsv1可在第一方向x上从暴露在第二表面f2处的焊盘延伸穿过第二半导体芯片420的主体的其余部分并且穿过第一半导体芯片410的主体。

第一硅通孔tsv1可包含导电材料。导电材料可包含金属，并且举例来说，可包含以下中的至少一个：铜(cu)、铜锡(cusn)、铜镁(cumg)、铜镍(cuni)、铜锌(cuzn)、铜铅(cupb)、铜金(cuau)、铜铼(cure)、铜钨(cuw)以及钨(w)合金，但不限于此。虽然未示出，但是第一硅通孔tsv1可包含导电插塞以及包围导电插塞的通孔绝缘膜。通孔绝缘膜可包含(例如)氧化物膜、氮化物膜、碳化膜、聚合物膜或其组合。

第二堆叠结构st_2a可包含第三层l3a以及堆叠在第三层l3a上的第四层l4a。第三层l3a可包含一个或多个第三半导体芯片430、延伸穿过第三层l3a的第三面板通孔tpv3以及具有容纳第三半导体芯片430的第三容纳部分ac3_a的第三面板pnl3a。此外，第四层l4a可包含一个或多个第四半导体芯片440、延伸穿过第四层l4a的第四面板通孔tpv4以及具有容纳第四半导体芯片440的第四容纳部分ac4_a的第四面板pnl4a。

根据这一实例，第三容纳部分ac3_a和第三面板pnl3a可具有相同高度或厚度，即在第一方向x上相同的尺寸。此外，第四容纳部分ac4_a和第四面板pnl4a可具有相同高度或厚度，即在第一方向x上相同的尺寸。因此，第三半导体芯片430和第四半导体芯片440可分别容纳在第三容纳部分ac3_a和第四容纳部分ac4_a中，并且可具有与第三面板pnl3a和第四面板pnl4a分别相同的厚度。

根据这一实例，第二堆叠结构st_2a可包含一个或多个硅通孔。更详细地说，第二堆叠结构st_2a可包含在第一方向x上延伸穿过第二堆叠结构st_2a的一个或多个第二硅通孔tsv2。

举例来说，第二硅通孔tsv2可延伸穿过第三半导体芯片430和第四半导体芯片440。或者，在第三半导体芯片430包含暴露在第三表面f3处的焊盘(未示出)时，第二硅通孔tsv2可在第一方向x上从暴露在第三表面f3处的焊盘延伸穿过第三半导体芯片430的其余部分并且穿过第四半导体芯片440。

根据这一实例，第二堆叠结构st_2a的组件的布置可与第一堆叠结构st_1a的组件的布置相似。此外，第一硅通孔tsv1和第二硅通孔tsv2可电连接到第一再分布层rdl1a。虽然未示出，但是凸块、突出部以及包含导电材料的类似物可插入于第二面板通孔tpv2与第一再分布层rdl1a之间。

换句话说，第一堆叠结构st_1a和第二堆叠结构st_2a的第一半导体芯片410、第二半导体芯片420、第三半导体芯片430以及第四半导体芯片440可经由在第一半导体芯片410、第二半导体芯片420、第三半导体芯片430以及第四半导体芯片440的第一硅通孔tsv1和第二硅通孔tsv2与第一再分布层rdl1a之间的电连接来交换各种信号。此外，在将焊料球sb电连接到半导体封装件400外部的装置时，第一半导体芯片410、第二半导体芯片420、第三半导体芯片430以及第四半导体芯片440可与半导体封装件400外部的装置交换各种信号。

图7a到图7d示出根据本发明概念的制造半导体封装件的工艺的实例。可不详细地描述与已描述的那些组件相似的封装件的组件(如由相似参考标号指示)。

参看图7a到图7d，第一层l1和第二层l2可通过将第一半导体芯片310和第二半导体芯片320以及面板通孔tpv1和面板通孔tpv2分别安置在第一面板pnl1和第二面板pnl2中来形成(操作s10)。举例来说，第一面板pnl1和第二面板pnl2可以各自是不同面板的一部分或可以是相同面板的不同部分。

第一层l1和/或第二层l2可由晶片级封装(waferlevelpackage；wlp)工艺形成。此外，第一层l1和/或第二层l2可由面板级封装(panellevelpackage；plp)工艺形成。

在本实施例中，面板通孔tpv1和面板通孔tpv2形成在第一面板pnl1和第二面板pnl2中，然而本发明概念不限于此。换句话说，例如，面板通孔可不形成在第二面板pnl2中。

在所示实例中，然而，第一面板通孔tpv1和第二面板通孔tpv2分别形成在第一面板pnl1和第二面板pnl2中，并且形成用于分别容纳第一半导体芯片310和第二半导体芯片320的第一容纳部分ac1和第二容纳部分ac2。举例来说，第一容纳部分ac1和第二容纳部分ac2通过在第一面板pnl1和第二面板pnl2中形成空腔来形成。在形成第一容纳部分ac1和第二容纳部分ac2之后，可将第一半导体芯片310和第二半导体芯片320分别放置在空腔中。第一半导体芯片310可具有第一表面f1，一个或多个第一焊盘311暴露在所述第一表面f1处。此外，第二半导体芯片320可具有第二表面f2，一个或多个第二焊盘321暴露在所述第二表面f2处。

接下来，第一再分布层rdl1可形成在第一层l1上(操作s20)。举例来说，第一再分布层rdl1可由类似溅镀、电镀、无电电镀或印刷的各种沉积工艺形成。因此，第一再分布层rdl1可电连接到第一焊盘311和第一面板通孔tpv1。

接下来，第一堆叠结构st_1可通过在第一方向x上将第二层l2堆叠在第一再分布层rdl1上来形成(操作s30)。在这一步骤中，可将第二层l2堆叠在第一再分布层rdl1上，使得第一表面f1和第二表面f2跨第一再分布层rdl1彼此面对。因此，第一再分布层rdl1可电连接到第一焊盘311和第二焊盘321。此外，在第一层l1与第二层l2具有相同配置时，第一层l1和第二层l2可相对于第一再分布层rdl1对称，即围绕第一再分布层rdl1的顶部表面及底部表面中间的平面。

在一个实例中，第一再分布层rdl1的顶部表面以及第二焊盘321的底部表面可以各自是平坦的，并且因此第一再分布层rdl1和第二焊盘321可沿着大体上平坦界面仅电连接到彼此。根据另一实例，第二焊盘321包含朝向第一再分布层rdl1突出的一个或多个突出部，并且第一再分布层rdl1包含容置一个或多个突出部的一个或多个凹槽。根据另一实例，一个或多个凸块形成在第二焊盘321上，以便在形成第一再分布层rdl1时插入于第二焊盘321与第一再分布层rdl1之间。

根据一实例，第一再分布层rdl1可具有平坦顶部表面且第二面板通孔tpv2可具有平坦底部表面，并且第一再分布层rdl1沿着这些平坦表面(即沿着大体上平坦界面)电连接到第二面板通孔tpv2。根据另一实例，第二面板通孔tpv2包含朝向第一再分布层rdl1突出的一个或多个突出部，并且第一再分布层rdl1具有容置一个或多个突出部的一个或多个凹槽。根据另一实例，一个或多个凸块可形成在第二面板通孔tpv2的底部表面上，以便插入于第二面板通孔tpv2与第一再分布层rdl1之间。

图8a到图8d示出根据本发明概念的制造半导体封装件的工艺的另一实例。

参考图8a到图8d，第一堆叠结构st_1和第二堆叠结构st_2可彼此结合(操作s40)。举例来说，第二堆叠结构st_2可在第一方向x上堆叠在第一堆叠结构st_1上。

根据一实例，第二堆叠结构st_2可具有与第一堆叠结构st_1的结构相似的结构，即可用与制造第一堆叠结构st_1的工艺相似的工艺制造第二堆叠结构st_2。举例来说，第二堆叠结构st_2可包含第三层l3、形成在第三层l3上的第二再分布层rdl2以及堆叠在第二再分布层rdl2上的第四层l4。第三层l3和第四层l4可分别包含第三半导体芯片330和第四半导体芯片340以及第三面板通孔tpv3和第四面板通孔tpv4。

在所示实例中，第四层l4堆叠在第二再分布层rdl2上，使得第三半导体芯片330的第三表面f3以及第四半导体芯片340的第四表面f4跨第二再分布层rdl2彼此面对。举例来说，在第三层l3和第四层l4具有相同配置时，第三层l3和第四层l4可相对于第二再分布层rdl2对称。因此，第二再分布层rdl2可电连接到第三半导体芯片330的第三焊盘331和第四半导体芯片340的第四焊盘341。

接下来，执行用于制作其中集成第一堆叠结构st_1和第二堆叠结构st_2的结构的层压工艺(操作s50)。举例来说，层压工艺可包含将热量和压力施加到其中第二堆叠结构st_2堆叠在第一堆叠结构st_1上的结构，使得第二堆叠结构st_2附接到第一堆叠结构st_1。

此外，第一绝缘层il1可形成在第二堆叠结构st_2上。第一绝缘层il1可以包含(例如)氧化物层、氮化物层、聚合物层或其组合。

接下来，焊料球sb可接合到第一堆叠结构st_1(操作s60)。举例来说，焊料球sb可接合到一个或多个第一面板通孔tpv1中的每一个的底部(暴露的)表面。举例来说，焊料球sb可在第一堆叠结构st_1和第二堆叠结构st_2与外部芯片或外部装置之间提供电连接路径。

图9示出根据本发明概念的半导体封装件400的实例。可不详细地描述与上文参考图5所示出和描述的那些组件一致的图9的实例的组件。

参看图9，半导体封装件400包含焊料球sb1和焊料球sb2、第五面板pnl5、在第一方向x上堆叠在第五面板pnl5上的第三再分布层rdl3、通过第五焊盘451电连接到第三再分布层rdl3的第五半导体芯片450以及覆盖第五半导体芯片450的模制层md。此外，半导体封装件400可进一步包含第五面板通孔tpv5和第六面板通孔tpv6，所述第五面板通孔tpv5通过延伸穿过模制层md来电连接到焊料球sb1和第三再分布层rdl3，并且所述第六面板通孔tpv6通过延伸穿过第五面板pnl5来电连接到第三再分布层rdl3和焊料球sb2。

模制层md可包封第五半导体芯片450，且从而将芯片450模制到第五面板pnl5。第五面板通孔tpv5的至少一部分可通过模制层md暴露。模制层md可包含例如树脂基层的聚合物层。模制层md可包含(例如)环氧模塑料(epoxymoldingcompound；emc)。

第五半导体芯片450可以是存储器芯片或逻辑芯片。举例来说，在第一半导体芯片410到第四半导体芯片440是存储器芯片时，第五半导体芯片450可包含用于控制第一半导体芯片410到第四半导体芯片440的存储器控制器。半导体封装件400可形成例如系统级芯片(system-on-chip；soc)或系统级封装(system-in-package；sip)。

半导体封装件400可进一步包含第一绝缘层il1、第二绝缘层il2以及在第一绝缘层il1与第二绝缘层il2之间的额外层ad。根据一实例，额外层ad包含例如电容器或电感器的元件。或者，额外层ad与第一层l1到第四l4中的任一个相似，从而包含额外半导体芯片。

图10示出包含根据本发明概念的半导体封装件的电子系统1000。

电子系统1000包含控制器1010、输入单元1020、输出单元1030以及存储装置1040，并且可进一步包含通信器1050和/或杂项操作单元1060。

控制器1010可整体上控制电子系统1000和其组件。控制器1010可以是中央处理单元或中央控制器。输入单元1020可将电命令信号输出到控制器1010。输入单元1020可以是键盘、小键盘、鼠标、触控板、类似扫描仪的图像读取器或各种输入传感器。输出单元1030可接收来自控制器1010的电命令信号并且输出由电子系统1000处理的结果。输出单元1030可包含监视器、印刷机、波束辐射器或各种机械装置。

存储装置1040可以是用于暂时或永久存储由控制器1010处理或待由控制器1010处理的电信号的组件。存储装置1040可物理地且电性地与控制器1010连接或结合。通信器1050可接收来自控制器1010的电命令信号并且与另一电子系统交换电信号。杂项操作单元1060可响应于来自控制器1010的指令执行物理或机械操作。

控制器1010、输入单元1020、输出单元1030、存储装置1040、通信器1050以及杂项操作单元1060中的至少一个包含图1a到图9中示出和描述的实例中的任一个的半导体封装件。因此，可使电子系统1000的体积最小化。

尽管已参考本发明概念的各种实例而具体地示出并描述了本发明概念，然而应理解，在不脱离本发明概念的精神和随附权利要求书的范围的情况下，可对这些实例进行形式和细节的各种改变。