具有高机械强度的半导体封装的制作方法

本发明主要涉及一种具有小于一百微米的半导体衬底的半导体晶圆。更确切地说，本发明涉及的半导体封装，是由具有高机械强度的半导体晶圆制成的。

背景技术：

用于电池保护应用的公共漏极金属-氧化物-半导体场效应晶体管（mosfet）芯片级封装（csp）以及半导体功率封装的半导体封装，通常具有厚度为一百微米或一百微米以上的半导体衬底。半导体衬底产生大量的直流电阻。减小半导体衬底的厚度至一百微米以下，从而减小直流电阻，对提高电学性能是十分有利的。

当半导体衬底的厚度减小时，半导体封装的机械强度降低。在本发明的示例中，增加一个杨氏模量为100g帕斯卡或以上的刚硬的支撑层，以提高机械强度。

技术实现要素：

本发明提出了一种半导体器晶圆和半导体封装，可以提高机械强度。

为了达到上述目的，本发明将半导体晶圆分开，以形成多个半导体封装。半导体晶圆具有一个半导体衬底、一个金属层、一个附着层、一个刚硬的支撑层、一个钝化层以及多个接触垫。刚硬支撑层的厚度大于半导体衬底的厚度。金属层的厚度小于半导体衬底的厚度。半导体封装具有一个半导体衬底、一个金属层、一个附着层、一个刚硬的支撑层、一个钝化层以及多个接触垫。

刚硬的支撑层整体是由一个单独的晶体硅材料或多个晶体硅材料制成。单独的晶体硅材料或多个晶体硅材料可以由权利要求的硅晶圆制成。使用权利要求的硅晶圆的好处是可以降低成本。权利要求的硅晶圆是一个用过的硅晶圆或一个循环使用的硅晶圆。

本发明提高了半导体晶圆和半导体封装的机械强度和电学性能。

附图说明

图1表示在本发明的示例中，半导体晶圆的侧视图。

图2表示在本发明的示例中，具有划线的另一种半导体晶圆的后视图。

图3a表示在本发明的示例中，一个公共漏极mosfetcsp的剖面图。

图3b表示在本发明的示例中图3a所示的公共漏极mosfetscp的前视图。

图4a表示在本发明的示例中，半导体功率封装的剖面图，图4b表示其前视图。

具体实施方式

图1表示在本发明的示例中，半导体晶圆100的侧视图。可以将半导体晶圆100分开，形成多个半导体封装（例如图2所示的参考数量260，图3a所示的参考数量300，或图4a所示的参考数量400）。半导体晶圆100具有一个半导体衬底120、一个金属层140、一个附着层160、一个刚硬的支撑层180以及多个接触垫102。附着层160和刚硬的支撑层180最好使用不导电或电绝缘的材料制成。半导体晶圆100还具有可选的钝化层190。多个接触垫102的数量可以变化（虽然图1仅表示出了六个接触垫102）。多个接触垫102中的每个接触垫102都包括一个铝层102a以及一个镍-金层102b。钝化层190覆盖着铝层102a的一边。镍-金层102b的正面垂直延伸到钝化层190的正面上方。

半导体衬底120具有一个正面122和一个背面124。背面124在正面122的反面。金属层140具有一个正面142和一个背面144。背面144在正面142的反面。附着层160具有一个正面162和一个背面164。背面164在正面162的反面。刚硬的支撑层180具有一个正面182和一个背面184。背面184在正面182的反面。

在本发明的示例中，金属层140的正面142直接连接到半导体衬底120的背面124上。附着层160的正面162直接连接到金属层140的背面144上。刚硬的支撑层180的正面182直接连接到附着层160的背面164上。在一个示例中，多个接触垫102连接到半导体衬底120的正面122上。在另一个示例中，多个接触垫102直接连接到半导体衬底120的正面122上。

在本发明的示例中，钝化层190直接连接到半导体衬底120的正面122上。钝化层190也直接连接到多个接触垫102的侧面上。

在本发明的示例中，半导体衬底120包括多个半导体器件（图中没有表示出）。多个半导体器件的每个半导体器件各自的背面以及半导体衬底120的背面124都是共面的。在本发明的示例中，多个半导体器件的厚度小于或等于50微米。

在本发明的示例中，刚硬的支撑层180的“刚硬的”一词是指刚硬的支撑层180的材料比胶带膜材料（对于一个示例，是聚酰亚胺材料，对于另一个示例，oh等人发明的美国专利申请号15/197,609的保护膜）更加刚硬。加强多个半导体封装的每个半导体封装刚硬的支撑层180（例如，图2所示的参考数量260、图3a所示的参考数量300或图4a所示的参考数量400）。半导体衬底120越薄，多个半导体封装的每个半导体封装的电学性能越好。半导体衬底120的厚度小于85微米比较有利。在本发明的示例中，半导体衬底120的厚度范围为15微米至50微米，以实现预定义的电学性能要求。多个半导体封装中的每个半导体封装，必须承受预定义的压力，而不会裂缝。如果半导体封装的机械性能要求里包含安全系数的话，那么刚硬的支撑层180的强度必须更高。

在本发明的示例中，沿图1所示平行于z轴的方向，测量厚度。在本发明的示例中，刚硬的支撑层180的厚度是在正面182和背面184之间最短的距离。在本发明的示例中，半导体衬底120的绝大部分是由硅材料制成的。在本发明的示例中，刚硬的支撑层180的厚度大于半导体衬底120的厚度。在一个示例中，半导体衬底的厚度等于或小于50微米，刚硬的支撑层180的厚度范围为50至300微米。在本发明的示例中，我们希望半导体封装（具有3.05mm×1.77mm平面尺寸）可以承受2.15牛顿，而不会裂缝。

在本发明的示例中，金属层140的厚度小于半导体衬底120的厚度，从而减小了半导体封装的总重量。在本发明的示例中，金属层140的厚度范围为1微米至15微米。在一个示例中，整个金属层140都由镍制成。在另一个示例中，整个金属层140都由铜制成。在另一个示例中，整个金属层140都由铝制成。在另一个示例中，整个金属层140都由钢制成。

在本发明的示例中，整个刚硬的支撑层180都由相对很高的杨氏模量的材料制成，材料中含有一种单独的晶体硅材料、多个晶体硅材料或氮化硅材料（si3n4）。在本发明的示例中，整个刚硬的支撑层180都由具有很高的杨氏模量的材料制成，包括双马来酰亚胺三嗪材料、玻璃材料、fr-4、fr-5或氧化硅材料（sio2）。这样的好处是节省成本，并且减轻半导体封装的重量。

在本发明的示例中，整个刚硬的支撑层180都由单独的晶体硅材料或多晶硅材料制成。在本发明的示例中，单独的晶体硅材料或多晶硅材料由回收的硅晶圆制成。使用回收的硅晶圆的好处在于降低成本。回收的硅晶圆是使用过的硅晶圆或循环使用的硅晶圆。在一个示例中，使用过的硅晶圆可以是之前用于测试的。利用刻蚀工艺和抛光工艺处理回收的硅晶圆，形成单独的晶体硅材料或多晶硅材料。

在本发明的示例中，整个刚硬的支撑层180由氮化硅材料制成。

在本发明的示例中，整个刚硬的支撑层180由双马来酰亚胺三嗪材料制成。

在本发明的示例中，整个刚硬的支撑层180由fr-4制成。

在本发明的示例中，整个刚硬的支撑层180由氧化硅材料制成。

图2表示在本发明的示例中，分开半导体晶圆200以制备多个半导体封装260的后视图。多个水平划线220和多个垂直划线240形成在半导体晶圆200上。在本发明的示例中，沿多个划线分开半导体晶圆200，从而制成多个分开的半导体封装。

图3b表示在本发明的示例中，一个公共漏极mosfetcsp300的前视图。图3a表示公共漏极mosfetcsp300沿平面aa’的剖面图。在本发明的示例中，半导体衬底320是图1所示的半导体衬底120的一部分。金属层340是图1所示的金属层140的一部分。附着层360是图1所示的附着层160的一部分。刚硬的支撑层380是图1所示的刚硬的支撑层180的一部分。钝化层390是图1所示的钝化层190的一部分。接触垫302是图1所示的多个接触垫102的一部分。接触垫302可以包括一个铝层302a和一个镍-金层302b。

半导体封装300具有一个半导体衬底320、一个金属层340、一个附着层360、一个刚硬的支撑层380、一个钝化层390以及多个接触垫302。多个接触垫302的数量可以变化（尽管图3a仅表示出了三个接触垫302）。多个接触垫302的每个接触垫都可以包括一个铝层302a和一个镍-金层302b。

在本发明的数量中，钝化层390直接连接到半导体衬底320的正面341上。钝化层390也直接连接到多个接触垫302的侧面上。

在本发明的示例中，刚硬的支撑层380的“刚硬的”一词是指刚硬的支撑层380的材料比胶带膜材料更加刚硬。在本发明的示例中，半导体衬底320的厚度小于85微米，最好是在15微米至50微米的范围内，以获得预定义的电学性能要求。多个半导体封装的每个半导体封装都必须承受预定义的强度，而不会破裂。如果半导体封装的机械性能要求里包含了安全系数，那么刚硬的支撑层380的强度必须更高。

在本发明的示例中，两个分离的、独立的栅极321和323，以及两个分离的、独立的源极311和313位于公共漏极mosfetcsp300的正面341上。公共漏极在公共漏极mosfetcsp300的背面343上。金属层340是具有连续均匀的厚度的单独的一块，覆盖着公共漏极mosfetcsp300的整个背面343（不同于具有空间481的图4所示的金属层440）。

图4b表示在本发明的示例中，半导体功率封装400的前视图。图4a表示半导体功率封装400沿平面bb’的剖面图。在本发明的示例中，半导体衬底420是图1所示的半导体衬底120的一部分。金属层440是图1所示的金属层140的一部分。附着层460是图1所示的附着层160的一部分。刚硬的支撑层480是图1所示的刚硬的支撑层180的一部分。钝化层490是图1所示的钝化层190的一部分。接触垫402是图1所示的多个接触垫102的一部分。接触垫402可以包括一个铝层402a和一个镍-金层402b。

在本发明的示例中，第一电极411和第二电极413位于半导体功率封装400的正面441上。金属层440被多个空间481分开，形成多个金属垫440a和440b。多个空间481用与附着层460相同的附着材料填充。多个通孔497穿通半导体功率封装400的半导体衬底420。多个通孔497将多个接触垫402分别电连接到并且机械连接到金属层440的多个金属垫440a和440b。

本领域的技术人员应理解所述的实施例可能存在修正。例如多个接触垫102的总数量可能变化。在本发明的范围内，还可能存在各种修正和变化。本发明由所附的权利要求书限定。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。