半导体器件的制作方法

金属氧化物半导体场效应晶体管(mosfet)通常包括有助于晶体管器件的导通的有源区和围绕有源区的、晶体管周边周围的边缘终止区域（edgeterminationregion）。边缘终止区通常包括边缘终止结构，其被设计成与有源区晶体管具有相同或更高的击穿能力。

美国专利申请us2009/0090967a1公开了一种mosfet器件，其具有有源区和边缘终止区电荷平衡，以跨有源区和终止区提供均匀的电压击穿，同时获得适当低的漏源导通电阻（drainsourceonresistance）(rdson)。

然而，为了生产具有良好性能的更可靠的晶体管器件，对晶体管器件结构和边缘终止结构的进一步改进是期望的。

技术实现要素：

在一个实施例中，半导体器件包括晶体管器件。晶体管器件包括具有第一主表面的半导体本体（semiconductorbody），第一主表面中的第一沟槽，第一沟槽具有至少两个间隔开一定距离的横向（transverse）部分，由此横向部分的相邻的那些通过纵向部分连接使得第一沟槽具有曲折（meandering）形式，第一主表面中的第二沟槽，第二沟槽侧向（laterally）包围第一主表面中的第三沟槽和第一沟槽，其中第三沟槽在第一沟槽的两个横向部分之间从第二沟槽延伸并具有与连接两个横向部分的第一沟槽的纵向部分间隔开的远端。在第一沟槽、第二沟槽和第三沟槽之间形成连续台面（mesa）。场板（fieldplate）和与场板电隔离的栅电极布置在第一沟槽中和第三沟槽中。场板也可以布置在第二沟槽中。

在一个实施例中，一种半导体器件包括半导体本体，该半导体本体包括场效应晶体管器件，该场效应晶体管器件包括有源区域和围绕有源区域的边缘终止区域。有源区域包括半导体本体中的第一蜿蜒的沟槽和布置在第一蜿蜒的沟槽中的第一场板，半导体本体中的第二蜿蜒的沟槽和布置在第二蜿蜒的沟槽中的第二场板。第一蜿蜒的沟槽与第二蜿蜒的沟槽分开并侧向间隔开。

本领域技术人员在阅读以下详细描述时并在查看附图时将认识到附加的特征和优势。

附图说明

附图的元素不一定是相对于彼此按比例的。同样的标号指定相应的相似部分。各种图示的实施例的特征能够组合，除非它们彼此排斥。在图中描绘了示例性实施例并在之后的描述中详细描述了示例性实施例。

图1图示了包括晶体管器件的半导体器件的顶视图。

图2图示了沿图1的半导体器件的线a-a的横截面视图。

图3图示了包括晶体管器件的半导体器件的顶视图。

图4图示了包括晶体管器件的半导体器件的顶视图。

图5图示了包括晶体管器件的半导体器件的顶视图。

图6图示了沿图5的半导体器件的线a-a的横截面视图。

图7图示了沿图5的半导体器件的线b-b的横截面视图。

图8图示了沿图5的半导体器件的线c-c的横截面视图。

图9图示了沿图5的半导体器件的线d-d的横截面视图。

图10图示了沿图5的半导体器件的线e-e的横截面视图。

具体实施方式

在以下详细的描述中，参考了形成其一部分的附图，并且其中通过图示的方式示出了可以实施本发明的特定实施例。在这点上，参考所描述的（一个或多个）图的取向使用诸如"顶部"、"底部"、"前方"、"后方"、"前"、"后"等之类的方向术语。因为可以以多个不同的取向来定位实施例的部件，所以出于说明的目的而绝不是限制性地来使用方向术语。应当理解的是，可以利用其他实施例并且可以在不偏离本发明范围的情况下做出结构变化或逻辑变化。因此，下面的详细描述不被视为具有限制意义，并且本发明的范围仅由所附权利要求限定。

下面将解释多个示例性实施例。在这种情况下，相同的结构特征由图中的相同或相似的附图标记来标识。在本描述的上下文中，“侧向的”或“侧向方向”应当被理解为意味着通常平行于半导体材料或半导体本体的侧向范围（lateralextent）延伸的方向或范围。因此侧向方向通常平行于这些表面或侧面延伸。与其相对，术语“垂直的”或“垂直方向”被理解为意味着通常垂直于这些表面或侧面并且因此垂直于侧向方向延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。

如在本说明书中所采用的，当将诸如层、区域或衬底之类的元素称为在另一元素“上”或延伸“到”另一元素“上”时，则其可以直接在其他元素上或者直接延伸到其他元素上或者中间元素也可以存在。相反，当将元素称为“直接地在”另一元素“上”或“直接地”延伸“到”另一元素“上”时，则不存在存在的中间元素。

如在本说明书中所采用的，当将元素称为被“连接”或“耦合”到另一元素时，则该元素可以被直接连接或耦合到其他元素或者可以存在中间元素。相反，当将元素称为被“直接地连接”或“直接地耦合”到另一元素时，则就不存在存在的中间元素。

为了改进性能，沟槽功率mosfet器件可以利用电荷平衡技术，诸如掩埋源电极，以在漂移区域中保持相对均匀的电场。与没有电荷平衡的常规沟槽器件相比，这种器件能够实现具有更高漂移区域掺杂的预定击穿电压额定值（rating）。然而，边缘终止在这种器件的设计中造成了挑战，以在从有源区或区域到边缘终止区或区域的过渡区域处实现相同程度的电荷平衡，如在有源区的大块中那样。结果，边缘终止区可能成为击穿电压的限制因素，并且器件性能经常被权衡，以改进终止击穿电压能力。

在掩埋源沟槽mosfet中，沟槽的下部包含掩埋电极或场板，其使用场氧化物与外延层（即漂移区域）绝缘，并且其电连接到源电位。对于这样的设计，在断开状态期间，与边缘终止区域相比，有源区具有稍微不同的耗尽机制。在有源区中，在存在由硅台面分离的多个平行沟槽的情况下，由于台面任一侧上的沟槽中的掩埋电极上的偏置，台面漂移区域从两侧耗尽。

在一些边缘终止设计中，平行有源沟槽借助于横向终止沟槽彼此连接。在这些设计中，由于从三个侧面延伸的耗尽，在两个平行沟槽和横向终止沟槽之间的包围的台面漂移区域比有源区耗尽得更快。这导致终止区域与有源区相比具有较低的击穿电压。

在本文中描述的实施例中，曲折（meander）或蜿蜒的沟槽布局用于改进掩埋场板器件的终止击穿电压能力。该设计包括相间错杂（interdigitated）的蜿蜒的沟槽阵列，遍及整个芯片保持沟槽之间的均匀间隔。在该配置中，边缘终止区处的漂移区域的耗尽行为与有源区的大块中的漂移区域的耗尽行为基本上相同。结果，与有源区的击穿相比，终止区击穿不降级，这使能了跨整个芯片的更均匀的雪崩电流（avalanchecurrent）分布，以及改进的器件可靠性和改进的rdson击穿比（rdsontobreakdownratio）。

图1图示了顶视图，并且图2图示根据实施例的沿着包括晶体管器件21的半导体器件20的线a-a的横截面视图。晶体管器件21包括具有第一主表面23的半导体本体22。晶体管器件21包括布置在第一主表面23中的第一沟槽24。第一沟槽24包括至少两个横向部分25、26，它们间隔开一段距离。第一沟槽24的至少两个部分25、26是横向的，因为它们中的每个都从第一沟槽24的一侧（例如图1中的左手侧）延伸到第一沟槽24的另一侧（例如图1中的右手侧）。横向部分25、26的相邻的那些通过纵向部分27连接，纵向部分27纵长（lengthwise）延伸而不是跨第一沟槽24，使得第一沟槽24具有曲折（迂回曲折）形式。

在图1中图示的布置中，第一沟槽24可以被认为具有u形式，其提供曲折形式的单个环。晶体管器件21还包括在第一主表面23中的第二沟槽28，其侧向地包围第一沟槽24。第二沟槽28具有连续的环形式，并且在平面视图中可以具有基本上正方形或矩形形式。第二沟槽28与第一沟槽24间隔开半导体本体22的一部分。晶体管器件21包括在第一主表面23中的至少一个第三沟槽29。第三沟槽29在第一沟槽24的两个横向部分25、26之间从第二沟槽28延伸到环的开端中并且具有远端30，远端30与第一沟槽24的纵向部分27间隔开，纵向部分27连接这两个横向部分25、26并将闭合端提供给环。第一主表面23中的第一沟槽24、第二沟槽28和第三沟槽29的侧向布置限定了连续且不间断的台面31，其形成在第一沟槽24、第二沟槽28和第三沟槽29的面对的侧壁之间。

第一沟槽24、第二沟槽28和第三沟槽29的侧向布置以及第三沟槽29的远端30的位置和其与第一沟槽24的纵向部分27的间隔可以被选择，使得连续台面31具有遍及其长度的基本上相同的宽度wm。例如，连续台面31在任何一点处的宽度wm可以具有从其标称宽度wm(nom)的宽度变化，该宽度变化小于其标称宽度wm(nom)的约10％。

如在图2的横截面视图中可以看到的，第一沟槽24、第二沟槽28和第三沟槽29在与第一主表面23相对的半导体本体22的第二主表面32的方向上从第一主表面23延伸到半导体本体22中。第一沟槽24、第二沟槽28和第三沟槽29延伸到半导体本体22的第一主表面23中至深度dt，其在所示实施例中对于所有沟槽而言基本上相同。这些沟槽24、28、29中的每一个具有宽度wt，其在该实施例中对于所有沟槽而言也基本上相同。每个沟槽24、28和29包括基本上垂直于第一主表面23的侧壁。第二沟槽28的内侧壁34和面对第二沟槽28的内侧壁34的第一沟槽24的侧壁33以及面对彼此并限定具有遍及其长度的基本上相同的宽度wm的台面31的第一沟槽24和第三沟槽29的侧壁33。

在沟槽之间形成的连续台面31的宽度遍及其长度基本上相同。在一些实施例中，沟槽24、28、29可以具有不同的宽度，但是在它们之间形成的连续台面31的宽度基本上是不变的。例如，第二沟槽28可以比第一和第三沟槽24、29宽。

如在图2的横截面视图中可以看到的，第一沟槽24包括朝向沟槽的底部布置的场板35，以及与在该沟槽内的场板35电隔离的栅电极36。第三沟槽29还包括朝向沟槽的底部布置的场板35和朝向沟槽的顶部布置的并且与该沟槽内的场板35电隔离的栅电极36。栅电极36可以布置在第一沟槽24的上部中并且布置在第三沟槽29的上部中，并且通过绝缘材料37与下面的场板35间隔开。第一和第三沟槽24、29中的每一个衬有绝缘材料，使得场板35和栅电极36与半导体本体22电绝缘。

第二沟槽28还包括朝向沟槽的底部布置的场板38和使场板38与半导体本体22电绝缘的绝缘材料39。第二沟槽28不包括栅电极，以便可以与场板进行电接触。在第二沟槽中，绝缘材料可以从场板38延伸到第一主表面23并填充第二沟槽28的其余部分。

所有沟槽24、28、29包括场板35、38，而栅电极可位于仅一些沟槽中，例如位于仅第一和第三沟槽24、29中。第二沟槽28可以仅包括形成场板38的单个电极并且不包括栅电极。

在一些实施例中，第二沟槽28仅包括单个电极，其形成延伸到第一主表面23的场板38。场板通过绝缘材料39与半导体本体22电绝缘，绝缘材料39从第二沟槽28的基部到第一主表面23衬着（line）第二沟槽28的基部和侧壁。

在一些实施例中，第二沟槽28可包括形成场板38的第一电极和与场板38电绝缘的第二电极。第二电极可以至少在其侧面上被绝缘层围绕，该绝缘层比第一和第三沟槽24、29中的栅电极的侧面上的绝缘层厚。第二沟槽中的第二电极不耦合到栅电位。

在平面视图中，第二沟槽28中的场板38可以具有对应于第二沟槽28的连续环形式的连续环形式。第一沟槽中的栅电极36和第一沟槽中的场板35也可以具有与第一沟槽24的曲折形式对应的曲折形式。然而，在一些实施例中，场板35具有对应于第一沟槽24的曲折形式的曲折形式，而栅36仅位于曲折的第一沟槽24的一些部分中，例如位于第一沟槽24的横向部分25中。在其中没有栅电极的任何沟槽24、28、29的部分中，场板可以在这些部分中延伸到沟槽的顶部。场板35和栅电极36以及在第三沟槽29中可以是基本上线性的并且基本上平行于横向部分25、26并且垂直于第一沟槽24的纵向部分27延伸。

晶体管器件21包括从第一主表面23延伸到半导体本体22中的本体区域40和布置在本体区40中的源区域41。本体区域40可以遍及半导体本体22的侧向区并且遍及连续台面31的长度延伸，其由第一沟槽24的侧壁33、第三沟槽29和第二沟槽28的内侧壁34，以及在与第二沟槽28的外侧壁42相邻的半导体本体22的区域中限定。源区域41可以在连续台面31的区域中布置在本体区域40上，其布置在第一沟槽24的横向部分25、26和第三沟槽29之间。

晶体管器件21还可以包括布置在第二主表面32处的漏区域43。在这些实施例中，晶体管器件21可以被认为是具有从源区域41延伸到漏区域43的垂直漂移路径的垂直器件。

晶体管器件还包括与本体区域40、栅36和场板35、38的接触，这些接触在图1和2中未示出。

半导体本体22可以包括单晶硅晶片或在衬底上的单晶外延沉积层(epi层)形式的硅。半导体本体22具有第一导电类型，例如n型，本体区域40具有与第一导电类型相对的第二导电类型，例如在第一导电类型是n型的实施例中的p型。源区域41和漏区域43具有第一导电类型，并且可以比半导体本体22被更高地掺杂。

晶体管器件21包括有源区域或单元场（cellfield）46，其由包括源区域41和本体区40的半导体本体22的部分限定。有源区或单元场46在所有侧面上被边缘终止区域47侧向围绕。边缘终止区域47对半导体器件21的导通状态操作中的电流传导没有贡献，并且半导体本体22的该部分不包括源区域41。第二沟槽28位于边缘终止区域47中。第二沟槽28内的场板42布置在边缘终止区域47内，并提供用于在从单元场46到半导体本体22的边缘48的至少侧向方向上减少场强的机制。

连续台面31侧向连续地被布置在第一、第二和第三沟槽24、28、29的底部处的场板围绕。因此，连续台面31可以从所有侧面均匀地耗尽，使得在有源区46中和在边缘终止区域47的最内部分中的晶体管器件21耗尽行为更相似并且可以基本上相同。因此，边缘终止区域47和单元场46的击穿电压之间的差异减少，这使能跨整个半导体器件20的更均匀的雪崩电流分布、改进的器件可靠性和在给定击穿电压处的器件的更低rdson。

在实践中，沟槽24的远端和沟槽之间的拐角的侧向形状是圆形的而不是如图所示的垂直。可以出于处理原因选择曲率（curvature）的半径和/或进一步改进台面补偿的均匀性。

图3图示了包括晶体管器件51的半导体器件50的顶视图。晶体管器件51包括半导体本体52、第一沟槽53、第二沟槽54和第三沟槽55。第一沟槽53、第二沟槽54和第三沟槽55从半导体本体52的第一主表面63延伸到半导体本体52中。第一沟槽53包括多个横向部分56和多个纵向部分57。在平面视图中，横向部分56和纵向部分57基本上是正交的。横向部分56基本上彼此平行地布置，并且横向部分56的相邻的那些间隔开一定距离。

横向部分56也可以是弯曲的，例如具有c形状，并且连接到纵向部分57。第三沟槽55的远端也可以是圆形的。作为沟槽的制造的结果，可以形成圆形端部和圆形远端。

横向部分56的相邻的那些通过纵向部分57连接，以产生具有曲折形式的第一沟槽53。曲折形式也可以被认为是蜿蜒形式。除了横向部分56的侧向最外侧的那些之外，纵向部分57布置在每个横向部分56的相对端部处，所述纵向部分57在相对的纵向方向上延伸以形成蜿蜒的形状。两个横向部分56和连接它们的纵向部分57可以被认为形成在平面视图中具有u形状的开放侧面环，由此沟槽54的相邻u形状的开放侧相对的方向上面对以提供蜿蜒形式。

在平面视图中，第二沟槽54侧向围绕第一沟槽53并提供连续沟槽，这在该实施例中基本上是矩形的并且具有四个部分71、72、73、74。第二沟槽54的两个相对的纵向部分71、72的侧壁与第一沟槽53的纵向部分57的面向外的侧壁60间隔开布置并且与之基本上平行。第二沟槽54还包括两个横向部分73、74，它们在两个纵向部分71、72之间延伸并且与第一沟槽53的最外横向部分56间隔开布置并且与之基本上平行。

第三沟槽55从第二沟槽54的两个纵向部分71、72的内侧壁70延伸到由相邻横向部分56和连接纵向部分57形成的第一沟槽53的开放侧环中。由于第一沟槽53具有曲折形式，所以第三沟槽55的相邻的那些从第二沟槽54的纵向部分71、72的相对侧延伸。第三沟槽55延伸到环中，使得台面78形成在第三沟槽55的侧壁76和第一沟槽54的横向部分56的侧壁77之间，并且使得台面78也形成在第三沟槽55的远端79和第一沟槽53的纵向部分57的内壁61之间。连续台面78也形成在第二沟槽54的内侧壁70和第一沟槽53的纵向部分57的外侧壁60之间以及第一沟槽53的横向部分56的侧壁77和第三沟槽55的侧壁76之间。连续台面78在平面视图中也具有曲折或蜿蜒形状，并且可以被认为在平面视图中具有相间错杂的蜿蜒形式。

第一沟槽53、第二沟槽54和第三沟槽55包括场板和栅电极，其在图3的平面视图中不可见。栅电极与场板电绝缘。在图3中由线80指示的区内的区域中，围绕栅电极的绝缘材料的厚度大于在线80的侧向外侧的区中侧向围绕栅电极的绝缘材料的厚度。

在第一沟槽53的横向部分56和第三沟槽55之间形成的连续台面78的部分提供晶体管器件51的有源区并包括本体区域和源区域（在图3的顶视图中看不到）。源区域的位置由线81指示，线81限定了基本上矩形的区，其在由第一沟槽53和第三沟槽55的基本上平行的横向部分56限定的台面78的部分上延伸。线81指示晶体管器件51的有源区。第二沟槽54位于该区的侧向外侧。边缘终止区是线81的侧向向外的区并且不包含源区域。

在图3的顶视图中图示了晶体管器件51的金属层。第一金属层82位于第一沟槽53、第二沟槽54和第三沟槽55的中心部分的上方。第一金属层82耦合到源电位。第二金属层83、84与第一金属层82的两个相对侧中的每一个相邻地侧向布置。第二金属层83、84与第一金属层82侧向间隔开并且耦合到第一沟槽53和第三沟槽55内的栅电极。

第一沟槽53和第三沟槽55内的场板通过第一接触87电耦合到上覆的第一金属层82，第一接触87从场板延伸到上覆的第一金属层82。第一接触件87的侧向位置可以在第三沟槽55的远端处并且在第一沟槽53的横向部分56的侧向相邻区域中。第一接触87可以包括一个或多个金属层，所述一个或多个金属层衬着布置在半导体本体52的第一主表面63和第一金属层82之间的一个或多个绝缘层中的开口。

第二金属层83位于第一沟槽53的纵向部分57上方、第二沟槽54的纵向部分71上方和第三沟槽55与第二沟槽54的内侧壁70之间的连接上方。第二金属层84位于第一沟槽53的纵向部分57上方、第二沟槽54的纵向部分72上方和第三沟槽55与第一金属层82的侧向相对侧上的第二沟槽54的内侧壁70之间的连接上方。第二导电接触85可以位于第一沟槽53的纵向部分57中，以便将栅电极电耦合到第二金属层83、84。第三沟槽55中的栅电极可以通过朝向第三沟槽55和第二沟槽54之间的连接定位的一个或多个第二接触85电耦合到第二金属层83，使得第二接触85与第一金属层82相邻地侧向定位。

布置在连续台面78中的源区域和因此本体区域可以通过第三接触86耦合到上覆的第一金属层82，第三接触86从源区域向上延伸到第一金属层82。第三接触86可以具有基本上条状形式，并且可以在由第一沟槽53的横向部分56限定并且介入第三沟槽55的连续台面78的区域中，定位在连续台面78的大致中心。由于第一沟槽53、第二沟槽54和第三沟槽55内的场板通过第一接触87电耦合到上覆的第一金属层82，因此，场板被耦合到源电位。第二和第三沟槽54、55连接，并且第二和第三沟槽54、55中的场板连接。第二沟槽54中的场板通过位于第三沟槽55上方并延伸到第三沟槽55中的场板的第一接触87耦合到第一金属层82。

图4图示了包括布置在半导体本体92中的晶体管器件91的半导体器件90。晶体管器件91包括有源区域或单元场93和边缘终止区域94，边缘终止区域94在所有侧面上侧向围绕有源区域或单元场93。单元场93包括布置在半导体本体92中的第一蜿蜒的沟槽95和第二蜿蜒的沟槽96。第一蜿蜒的沟槽95与第二蜿蜒的沟槽96分开并侧向间隔开。在图4的顶视图中不能看到的第一场板布置在第一蜿蜒的沟槽95中，并且图4的顶视图中不能看到的第二场板布置在第二蜿蜒的沟槽96中。晶体管器件91包括边缘终止区域94中的边缘终止沟槽97。边缘终止沟槽97侧向围绕第一蜿蜒的沟槽95和第二蜿蜒的沟槽96两者。边缘终止沟槽97是连续且不间断的，并且与第一蜿蜒的沟槽95和第二蜿蜒的沟槽96侧向间隔开。边缘终止沟槽97在平面视图中基本上是矩形的，并且包括由两个纵向部分101、101'连接的两个横向部分100、100'。

第一栅电极布置在第一蜿蜒的沟槽95中，其与第一场板电绝缘，并且第二栅电极布置在第二蜿蜒的沟槽96中，其与第二场板电绝缘。边缘终止沟槽97包括第三场板并且没有栅电极。

第一蜿蜒的沟槽95包括由纵向部分连接的横向部分，以在平面视图中形成曲折或蜿蜒的形状，其包括多个开放侧环，由此相邻环的开放侧在相对方向上面对。类似地，第二蜿蜒的沟槽96包括由纵向部分连接的横向部分，以在平面视图中形成曲折或蜿蜒的形状，其包括多个开放侧环，由此相邻环的开放侧在相对方向上面对。

半导体器件91包括另外的沟槽结构98，其包括纵向部分99，纵向部分99在边缘终止沟槽97的两个相对的横向部分100、100'之间延伸并且连接到边缘终止沟槽97的两个相对的横向部分100、100'，使得第一蜿蜒的沟槽95布置在边缘终止沟槽的第一纵向部分101和沟槽99之间，并且使得第二蜿蜒的沟槽96布置在沟槽99的相对侧上并且布置在沟槽99和布置在与第一纵向沟槽101相对的侧上的纵向沟槽101'之间。

另外的沟槽结构98还包括横向部分102，横向部分102从沟槽99的相对侧基本上垂直于沟槽99并平行于第一蜿蜒的沟槽95的和第二蜿蜒的沟槽96的横向部分延伸。横向部分102延伸到第一蜿蜒的结构95和第二蜿蜒的结构96的交替环的开放端中。横向部分104从边缘终止沟槽97的纵向部分101延伸到第一蜿蜒的结构95的交替环的开放端中。横向部分104'也从边缘终止沟槽97的相对纵向部分101'延伸到第二蜿蜒的结构96的交替环的开放端中。

横向部分104、104'和横向部分102的长度使得横向部分104、104'和横向部分102的远端与第一蜿蜒的沟槽95的和第二蜿蜒的沟槽96的纵向部分间隔一定距离，并且使得第一连续台面105形成在第一蜿蜒的沟槽95、边缘终止沟槽97和另外的沟槽结构98的纵向部分99之间，并且使得第二连续台面106形成在第二蜿蜒的沟槽96、边缘终止沟槽97和另外的沟槽结构98的纵向部分99之间。

图4还图示了晶体管器件91的上覆金属层。在该实施例中，第一金属层110布置在纵向部分99上方，第二金属层111布置在第一蜿蜒的沟槽95上方，并且第三金属层112布置在第二蜿蜒的沟槽96上方。

第一金属层110电耦合到位于第一蜿蜒的沟槽95中、第二蜿蜒的沟槽96中、横向部分102中、纵向沟槽99中以及横向部分104、104'中的栅电极。从第一金属层110延伸到栅电极的接触113可以侧向地定位在纵向部分99中、另外的沟槽结构98的横向部分104、104'的远端和在与另外的沟槽结构98的纵向部分99相邻定位的第一蜿蜒的沟槽95的和第二蜿蜒的沟槽96的纵向部分中。位于另外的沟槽结构98的横向部分102的远端处的接触113将横向部分102中的场板连接到上覆金属层111、112并连接到源电位。

第二金属层111电耦合到布置在界定第一蜿蜒的沟槽95的连续台面105中的源区域。伸长和连续的导电接触114可以侧向地布置在台面105的长度的中心中，台面105形成在相邻的横向部分102和第一蜿蜒的沟槽95之间以及横向部分104、104'和第一蜿蜒的沟槽95之间。

第三金属层112电耦合到布置在由第二蜿蜒的沟槽96形成的第二连续台面106中的源区域。伸长的导电接触115可以侧向地布置在台面106的长度的中心中，台面106形成在相邻的横向部分102和第二蜿蜒的沟槽96以及横向部分104、104'和第二蜿蜒的沟槽96之间。

边缘终止沟槽97可以通过在纵向部分101和第一金属层111之间延伸的导电接触116以及通过在边缘终止沟槽97的纵向部分101'和第二金属层112之间延伸的导电接触117耦合到源电位。

在该实施例中，电耦合到栅电极的金属层110侧向地布置在耦合到源电位的两个金属部分111、112之间。

图5图示了包括具有垂直漂移路径的场效应晶体管器件121的半导体器件120的简化示意性顶视图。在该简化视图中未图示出与台面中的源区域和本体区域的接触。

晶体管器件121包括具有曲折形式的第一沟槽122，其包括多个开放侧环123。在图5的示意性视图中，示出了三个环123，其由四个横向部分124和三个纵向部分125形成。然而，实际上，第一沟槽122包括大得多的数量的环，例如第一沟槽122可包括50个环、100个环或1000个或更多个环。在图5的示意性视图中，纵向部分125基本上垂直于横向部分124延伸。然而，纵向部分的形状和布置可以与所示的不同。例如，环123的闭合端可以由具有弯曲形状的纵向部分形成，例如在平面视图中为半圆形式或c形状，以实现连接横向部分124的目的。

每个环123由两个相邻或紧接着侧向相邻的横向部分124形成，横向部分124基本上彼此平行且间隔开地布置，并且通过纵向部分125连接，在平面视图中纵向部分125基本上垂直于的两个相邻的横向部分124延伸。为了提供曲折形式，纵向部分125布置在横向部分124的相对端部处，以提供一系列开放侧环123，其具有由纵向部分125形成的闭合侧。闭合侧以及因此开放侧交替地布置在横向部分124的相对端部处，以提供曲折或蜿蜒形式。

第一沟槽122在所有侧面上被第二沟槽126侧向围绕，第二沟槽126具有基本上矩形的环形式并且是连续的。晶体管器件121包括另外的沟槽127，另外的沟槽127从第二沟槽126延伸到第一沟槽122的环123的开放端中。因此，另外的沟槽127的相邻的那些从第二沟槽126的相对侧128、129延伸。第二沟槽126和另外的沟槽127相对于第一沟槽122及其横向部分124和纵向部分125侧向布置，使得在第二沟槽126的最内壁130之间以及第一沟槽122的侧壁132和另外的沟槽127之间形成连续的台面131。台面131具有贯穿其长度基本上相同的宽度。

第一沟槽122、第二沟槽126、另外的沟槽127和边缘终止沟槽126、133形成在半导体器件120的半导体层135的上表面134中并且基本上垂直于半导体层135的上表面134延伸。半导体层135可以是硅单晶体或具有单晶结构的外延沉积硅层，即epi层。半导体层135形成场效应晶体管器件121的漂移区域。

第二沟槽126形成多个边缘终止沟槽133中的最里面的一个，其位于晶体管器件121的有源区或单元场138的侧向外侧。在图5的简化视图中，示出了三个边缘终止沟槽126、133。然而，可以使用一个、两个或多于三个边缘终止沟槽。边缘终止沟槽126、133中的每个具有连续的环形式。沟槽133侧向围绕第二沟槽126并与第二沟槽126间隔一定距离，以在第二沟槽126和相邻沟槽133之间以及另外的边缘终止沟槽133的相邻的那些之间形成环形状台面153。边缘终止沟槽126、133之间的间隔可以是相同的或可以变化。在一些实施例中，边缘终止沟槽133的相邻的那些之间的间隔可以在从最内边缘终止沟槽126侧向向外的方向上顺序地增加。

在图5的顶视图中还图示的是金属源指状物136，其跨另外的沟槽127和第一沟槽122的横向部分124垂直地延伸并且基本上与第一沟槽122的纵向部分125平行地延伸。源指状物136可以侧向地定位在第一沟槽122的横向部分24的长度的中心周围。金属源指状物136可以耦合到另外的金属源层，该金属源层耦合到晶体管结构121的源区域并且耦合到位于第一沟槽122、第二沟槽126和另外的沟槽127内的场板。

半导体器件121还包括栅金属层137，栅金属层137朝向半导体层135的边缘定位并且与源指状物136侧向间隔开以及基本上平行于源指状物136延伸。金属栅层137可以具有侧向范围，使得其直接定位在另外的沟槽127的远端、第一沟槽122的纵向部分125、第二沟槽126上方并且可以可选地在另外的边缘终止沟槽133中的一个或多个之上。

图6图示了沿着图5的线a-a的横截面视图，并且图示了半导体层135的上表面134以及由衬底141形成的半导体层135的相对的后表面140。半导体层135具有第一导电类型，例如n型。衬底141可以包括高度掺杂有第一导电类型的层，其提供场效应晶体管121的漏极。图6图示了晶体管器件121的单元场138中的第一沟槽122和另外的沟槽127的横向部分124以及晶体管器件121的边缘终止区域139中的多个沟槽126、133。图6的插入物图示了单元场138中的第一沟槽122和另外的沟槽127的横向部分124的放大视图。边缘终止沟槽133、126可以具有与单元场138中的沟槽124、127基本上相同的或可能比单元场138中的沟槽124、127稍宽的侧向尺寸。

在沿着线a-a的横截面视图中，第一沟槽122的横向部分124通过另外的沟槽127交错。第一沟槽122的横向部分124和另外的沟槽127中的每个包括朝向沟槽122、127的基部定位的场板141和朝向沟槽124、127的顶部布置的栅电极142。每个沟槽124、127包括衬着沟槽124、127的侧壁144和基部145的绝缘材料143和绝缘材料146，其在场板141和栅电极142之间延伸并且使栅电极142与场板141电绝缘。沟槽124、127的上部还包括衬着侧壁144的绝缘材料147，其形成栅氧化物。

在相邻沟槽124、127之间形成的台面131包括掺杂有第二导电类型的本体区域148，第二导电类型与第一导电类型相对，以及布置在本体区域148上的源区域149。源区域149掺杂有是半导体层135的第一导电类型，半导体层135提供晶体管器件121的漂移区域。如果源区域149是n型，则本体区域148是p型。台面153形成在具有连续环形式的侧向相邻的边缘终止沟槽126、133之间。边缘终止区域139中的台面153可以包括本体区域148'并且不包括源区域。源金属层与台面131中的源区域149和本体区域148之间的电连接也在图6中图示了。

至少一个电绝缘层150布置在第一主表面134上，使得其覆盖单元场138中的栅电极147的上表面和源区域149。一个或多个绝缘层150还覆盖边缘终止区域139中的半导体层135的上表面134，并因此覆盖形成台面153的上部的本体区域147。在一些实施例中，如果边缘终止区域139中的沟槽126、133不包括栅电极并且场板凹陷在沟槽126、133内，则一个或多个绝缘层150延伸到边缘终止区域139中的沟槽126、133中到大于延伸到单元场138中的沟槽122、127中的深度。在一些实施例中，场板可以延伸到在边缘终止区域139中的半导体层135的上表面134。

一个或多个绝缘层150可以共形地（conformally）沉积在第一主表面134上，并且可以从第一主表面143延伸到半导体层135中，特别是延伸到边缘终止沟槽126、133中到距第一主表面134的一定深度或距离，该深度或距离在边缘终止区域139中比在单元场138中大。在一个或多个绝缘层150上布置一个或多个金属层151。

为了提供到源区域149和本体区域148的电连接，形成一个或多个导电接触152，其延伸穿过一个或多个绝缘层150并且可以延伸到在相邻的沟槽124、127之间形成的台面131的上表面中。接触152可以包括在一个或多个绝缘层150中的伸长开口，其具有位于本体区域148内的基部。开口可以衬有一个或多个金属层151'，并且可以由一个或多个另外的金属层151填充。金属层151、151'在绝缘层150的上表面之上延伸。

接触152具有伸长形状并延伸到形成在相邻沟槽124、127之间的台面131的上表面中。接触152位于与栅指状物137'相邻的台面131的区域中并且在栅指状物137'下面的台面区域中中断。接触152也可以被中断并且在位于源金属层136下的台面131的区域中不存在。

在图6中图示的边缘终止区域139的视图中，金属层151、151'与沟槽126、133中的场板141间隔开并且还与形成在通过绝缘层150形成在边缘终止沟槽133之间的台面153中的本体区域148'间隔开。沟槽126、133中的场板141在图6的横截面视图中不能看到的位置处连接到源电位，例如在图前面的平面中和/或图的平面的后面的一个或多个位置处。

到在边缘终止区域139中的一个或多个台面153中的本体区域148'的电连接可以形成在单元场138的最外沟槽和边缘终止区域139的最内沟槽之间的侧向位置处。到边缘终止区域139的本体区域148'的电连接可以通过将包括开口的接触152'定位穿过绝缘层150来形成，所述绝缘层150延伸到半导体层135中并且具有位于在边缘终止区域139的本体区域148'中的基部。开口可以被衬有和/或填充有一个或多个金属层151、151'。金属层151、151'还延伸到有源区138中的台面131中的本体区域148和源区域149中。该布置允许形成边缘终止结构139的部分的本体区域148'电耦合到源电位。

可以在单元场138中和边缘终止区域139中的本体区域148、148'中的开口的基部处形成第二导电类型的更高掺杂的区154。该更高掺杂的区可有助于提供与本体区域148、148'的接触。

金属层151、151'具有侧向范围，使得它们从有源区138延伸并且进入边缘终止区域139中，并且在某些实施例中贯穿有源区138并且进入边缘终止区域139中。一个或多个最外边缘终止沟槽133可以保持不被一个或多个金属层151覆盖。

图7图示了沿着图5的线b-b的横截面视图，并且图示了包括单元场138和边缘终止区139的晶体管器件121的一部分。图7图示了第一沟槽122中和另外的沟槽127中的栅电极142与上覆栅金属层137之间的连接。

在半导体器件121的该部分中，在最内边缘终止沟槽126内的区中，台面131不能在本体区域上包括源区域149，使得本体区域148形成第一主表面134。在晶体管器件121的该位置处，一个或多个绝缘层150布置在第一主表面134上并覆盖边缘终止区域139中的环形状的台面153中的本体区域148、边缘终止沟槽133的最上部分和布置在由沟槽124、127限定的台面131的顶部的本体区域148。连续台面131被一个或多个绝缘层150覆盖。

提供多个开口155，其延伸穿过绝缘层150到布置在第一沟槽124中和另外的沟槽127中的横向部分124中的栅电极142。开口155可以延伸到栅电极142中，使得开口155的侧壁的基部和邻接部分由栅电极形成。一个或多个金属层157布置在绝缘层150上并且至少衬着开口155的侧壁。一个或多个另外的导电层158布置在导电层157上并且可以填充开口155以提供与栅电极142的导电接触。开口155可以是伸长的并且延伸到附图的平面中。开口155在第一沟槽122和另外的沟槽127的基本上平行布置的横向部分124中的每个中基本上彼此平行地布置。如在图5的顶视图中可以看到的，金属层137与源层136的金属层151分离并且与之侧向间隔开。

在一些实施例中，除了栅金属137之外或代替栅金属137，晶体管器件121可以包括一个或多个栅指状物137'。栅指状物137'侧向定位在有源区138中并包括金属层137'。像在有源区138的外围处的栅金属层137一样，提供多个开口，其延伸穿过绝缘层到布置在第一沟槽124中并在另外的个沟槽127中的横向部分124中的栅电极。

图8图示了沿着图5的线c-c的横截面视图，并且图示了布置在第一主表面134上的源金属层151与布置在晶体管器件121的单元场138中的第一沟槽122的横向部分124中的场板141之间的电连接。在该侧向位置处，第一沟槽122和另外的沟槽127的横向部分124包括场板141但不包括栅电极。另外，台面131的最上部分包括本体区域148，本体区域148延伸到单元场138中的最上表面134。在第一沟槽122和另外的沟槽127的横向部分124的该侧向位置处，绝缘材料150延伸到边缘终止沟槽133中并延伸到另外的沟槽127的第一沟槽122的横向部分124的上部中。

开口160布置在绝缘材料150中，其延伸穿过绝缘材料150到位于第一沟槽122的横向部分124中的场板141。这些开口160衬有一个或多个金属层157，并且填充有一个或多个另外的金属层158，以在第一沟槽122的横向部分124中的场板144和源金属层151之间提供电连接。在图8中所示的视图中，开口160延伸到交替的沟槽中，因为第一沟槽的横向部分124与另外的沟槽127交替。

在一些实施例中，开口160定位成使得它们延伸到另外的沟槽127中的场板141。开口160衬有并且可选地填充有一个或多个金属层，所述金属层也耦合到金属层151。在一些层实施例中，提供到另外的沟槽127中的场板141的电连接的这些开口侧向地布置在单个公共行中，其中开口160延伸到第一沟槽122的横向部分124中的场板141。在其他实施例中，诸如在图8中所示的，延伸到在另外的沟槽127中的场板141的开口160被布置成与延伸到第一沟槽122的横向部分124中的场板141的开口160侧向间隔开。例如，这些开口可以布置在图8中所示的平面的后面或前面的平面中。

图9图示了沿着图5的线d-d的横截面视图，并且图示了边缘终止区域139中的第一沟槽122的横向部分124和另外的沟槽127的区域。在该侧向位置处，沟槽124、127都不包括栅电极，并且台面131、153的最上表面不包括源区域。连续台面131的最上表面和环形状的台面153由包括第二导电类型的区域148'形成。该区域148'可以被认为是本体区域并且利用单元场138的本体区域148来制造。边缘终止沟槽126、133的最上部分、第一沟槽122和另外的沟槽127的横向部分124填充有绝缘材料150，绝缘材料150从第一主表面134延伸到沟槽122、127、133中。栅金属层137布置在绝缘材料150的顶部上。

图10图示了沿图5的线e-e的横截面视图，并且图示了沿着第一沟槽122的横向部分124的长度、第二沟槽126的纵向部分129的宽度和边缘终止沟槽126、133的宽度的横截面视图。从在沿第一沟槽124的长度的该横截面视图中可以看出，场板141和栅电极142具有伸长形状并且通过绝缘材料146彼此间隔开。由纵向部分125形成的第一沟槽122的最外部分未能包括栅电极，使得第一沟槽122的侧向最外部分仅包括场板141和绝缘材料150。可以穿过绝缘材料150形成一个或多个开口156，以暴露栅电极142的区域，以通过导电接触159使能到栅电极142的电连接。

布置在第二沟槽126中和边缘终止沟槽133中的场板141被绝缘材料150覆盖并通过绝缘材料150与金属层137电绝缘。在一些实施例中，诸如图10中所示的，一个或多个最外边缘终止沟槽133'可以包括栅电极142'。然而，该栅电极142'没有耦合到外部电位，并且可以被认为是伪栅电极。此外，在边缘终止沟槽133之间形成环形状台面153的半导体层135的区域不包括源区域，但是可以掺杂有第二导电类型并形成伪本体区域148'。

诸如“在......下面”、“在......以下”、“下”、“在......之上”、“上”以及诸如此类的空间关系术语是为了容易描述而用来解释一个元素相对于第二元素的定位。这些术语旨在包括除了与在附图中所描绘的那些不同的取向以外的设备的不同取向。进一步地，诸如“第一”、“第二”以及诸如此类的术语也被用于描述各种元素、区域、区段等，并且也不旨在是限制性的。在整个说明书中，同样的术语是指同样的元素。

如本文所使用的，术语“具有”、“含有”、“包含”、“包括”以及诸如此类的是开放式术语，其指示所说明的元素或特征的存在，但不排除附加的元素或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文以其他方式清楚地指示。应当理解，在本文中描述的各种实施例的特征可以彼此组合，除非另外具体地指出。

尽管本文中已经图示并且描述了特定的实施例，但是本领域的普通技术人员将领会到，在不脱离本发明范围的情况下，多种替代的和/或等同的实现可以替代所示出和描述的特定实施例。本申请旨在覆盖本文中所讨论的特定实施例的任何修改或变型。因此，本发明旨在仅由权利要求书及其等同物来限制。