封装结构的制作方法

本公开实施方式是涉及一种封装结构

背景技术：

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高是源自最小特征大小(minimumfeaturesize)的反复减小，此使更多的组件能够集成到给定面积中。随着近来对小型化、较高的速度及较大的带宽以及较低的功率消耗及等待时间的需求的增长，对更小的半导体管芯以及半导体管芯的热增强封装技术的需要也随之增加。

技术实现要素：

本公开实施方式提出一种封装结构，其包括：配线衬底；中介层，设置在所述配线衬底上且电连接到所述配线衬底；半导体管芯，设置在所述中介层上且电连接到所述中介层；第一绝缘包封体，设置在所述中介层上，其中所述半导体管芯在侧向被所述第一绝缘包封体包封；第二绝缘包封体，设置在所述配线衬底上，其中所述半导体管芯及所述第一绝缘包封体在侧向被所述第二绝缘包封体包封；以及盖，设置在所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体上，其中所述第一绝缘包封体的顶表面与所述第二绝缘包封体的顶表面及所述半导体管芯的表面实质上齐平。

本公开实施方式提出一种封装结构，其包括：配线衬底；中介层，设置在所述配线衬底上，其中所述中介层经由第一导电凸块电连接到所述配线衬底；半导体管芯，设置在所述中介层上，其中所述半导体管芯经由第二导电凸块电连接到所述中介层；第一绝缘包封体，设置在所述中介层上，其中所述第一绝缘包封体在侧向包封所述半导体管芯及所述第二导电凸块；底部填充胶，填充在所述配线衬底与所述中介层之间，其中所述底部填充胶在侧向包封所述第一导电凸块；第二绝缘包封体，设置在所述配线衬底上，其中所述第二绝缘包封体在侧向包封所述第一绝缘包封体及所述底部填充胶；以及热汇，经由热界面材料贴合到所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体。

本公开实施方式提出一种封装结构，其包括：配线衬底；中介层，设置在所述配线衬底上且电连接到所述配线衬底；半导体管芯，设置在所述中介层上且电连接到所述中介层；第一绝缘包封体，设置在所述中介层上，其中所述半导体管芯在侧向被所述第一绝缘包封体包封；第二绝缘包封体，设置在所述配线衬底上，其中所述半导体管芯及所述第一绝缘包封体在侧向被所述第二绝缘包封体包封；以及盖，设置在所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体上，其中所述盖与所述配线衬底之间的最小距离大于所述第二绝缘包封体的最大厚度。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图7是示意性地示出根据本公开一些实施例的用于制作封装结构的工艺流程的剖视图。

图8到图12是示意性地示出根据本公开一些其他实施例的各种封装结构的剖视图。

图13a到图13g是示意性地示出根据本公开一些其他实施例的各种强化结构的俯视图。

图14及图15是示意性地示出根据本公开一些替代实施例的各种封装结构的剖视图。

图16a到图16e是示意性地示出根据本公开一些其他实施例的各种强化结构的俯视图。

图17到图21是示意性地示出根据本公开一些其他实施例的各种封装结构的剖视图。

[符号的说明]

110：衬底

112、114：凸块焊盘

116：半导体穿孔(tsv)

120a、120b：半导体管芯

122a、122b：导电凸块/凸块

130：绝缘材料

130a：绝缘包封体

130a’：绝缘包封体/第一绝缘包封体

140：导电凸块

150：配线衬底

152：导电端子

160：绝缘包封体/第二绝缘包封体

165：强化结构

170、170a：热界面材料(tim)

180：粘合剂

190、190a：盖

190b：热增强盖/盖

191：入口

192：基板

193：出口

194：散热鳍片

195：流动通道

197：防水环

198：背侧金属

199：焊料材料

200：电路板

300：插孔板

310：导电引脚

400、500、600：螺钉

c：冷却剂

d：最小距离

int：中介层

m1、m1’：金属层/第一金属层

m2、m2’：金属层/第二金属层

p1、p2、p3、p4、p5：封装结构/衬底上晶片上芯片(cowos)封装结构

p6、p7、p8、p9、p10、p11、p12：封装结构

sl：切割道

ss：单体化结构

t1：最大厚度/厚度

t2：厚度

uf1、uf2、uf3：底部填充胶

w：中介层晶片

w1：重构晶片

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。

还可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3d)封装或三维集成电路(three-dimensionalintegratedcircuit，3dic)装置进行验证测试。测试结构可包括例如在重布线层中或衬底上形成的测试焊盘，所述测试焊盘使得能够对3d封装或3dic装置进行测试、对探针(probe)和/或探针卡(probecard)进行使用等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)的中间验证的测试方法一起使用，以提高良率(yield)并降低成本。

图1到图7是示意性地示出根据本公开一些实施例的用于制作封装结构的工艺流程的剖视图。

参照图1，提供包括排列成阵列的中介层int的中介层晶片w。中介层晶片w可为包括多个硅中介层的硅中介层晶片或其他合适的半导体中介层晶片。中介层晶片w可包括衬底110、设置在衬底110的上表面上的凸块焊盘112、设置在衬底110的下表面上的凸块焊盘114、以及穿透衬底110的半导体穿孔(throughsemiconductorvia，tsv)116，其中凸块焊盘112通过tsv116电连接到凸块焊盘114。半导体管芯120a及半导体管芯120b设置且安装在中介层晶片w的表面上，使得半导体管芯120a及半导体管芯120b电连接到中介层晶片w的中介层int。在一些实施例中，半导体管芯120a及半导体管芯120b经由导电凸块122a及导电凸块122b电连接到中介层晶片w的凸块焊盘112。导电凸块122a位于半导体管芯120a与凸块焊盘112之间，且导电凸块122b位于半导体管芯120b与凸块焊盘112之间。在一些实施例中，导电凸块122a可在半导体管芯120a被安装在中介层晶片w上之前形成在半导体管芯120a上，且导电凸块122b可在半导体管芯120b被安装在中介层晶片w上之前形成在半导体管芯120b上。导电凸块122a可通过对包括排列成阵列的半导体管芯120a的半导体晶片执行的晶片级凸块工艺(wafer-levelbumpingprocess)来形成，且导电凸块122b可通过对包括排列成阵列的半导体管芯120b的半导体晶片执行的另一晶片级凸块工艺来形成。在一些实施例中，半导体管芯120a包括逻辑管芯、系统芯片(system-on-chip，soc)管芯或其他合适的半导体管芯，且半导体管芯120b包括：高带宽存储器(highbandwidthmemory，hbm)立方体，各自具有堆叠的存储器管芯或其他合适的半导体管芯。

在一些实施例中，导电凸块122a及导电凸块122b包括微凸块。导电凸块122a及导电凸块122b可各自包括由镍(ni)顶盖覆盖的铜(cu)柱，且镍(ni)顶盖可通过焊料材料电连接到凸块焊盘112。举例来说，焊料材料包括sn-ag焊料材料或其他合适的焊料材料。

在经由导电凸块122a及导电凸块122b将半导体管芯120a及半导体管芯120b安装在中介层晶片w上且电连接到中介层晶片w之后，在中介层晶片w之上形成底部填充胶uf1，以填充半导体管芯120a与中介层晶片w之间的间隙以及半导体管芯120b与中介层晶片w之间的间隙。导电凸块122a及导电凸块122b在侧向上被底部填充胶uf1包封及保护，使得可防止由中介层晶片w与半导体管芯120a及120b之间的热膨胀系数(coefficientofthermalexpansion，cte)失配导致的对导电凸块122a及导电凸块122b的损坏。因此，可提高导电凸块122a及导电凸块122b的可靠性。

参照图2及图3，在中介层晶片w之上形成绝缘材料130，以覆盖半导体管芯120a及半导体管芯120b。绝缘材料130可通过包覆模制工艺(over-moldingprocess)或沉积工艺以及随后的移除工艺来形成。在一些实施例中，在中介层晶片w上形成绝缘材料130(例如环氧树脂)，以通过包覆模制工艺覆盖半导体管芯120a及120b的后表面及侧壁，且然后执行研磨工艺、化学机械抛光(chemicalmechanicalpolishing，cmp)工艺或其他合适的移除工艺来移除环氧树脂的部分，直到显露出半导体管芯120a及120b的后表面为止。在一些替代实施例中，通过化学气相沉积(chemicalvapordeposition，cvd)工艺在中介层晶片w上形成绝缘材料130(例如四乙氧基硅烷(tetraethoxysilane，teos)形成的氧化物)以覆盖半导体管芯120a及120b的后表面及侧壁，且然后执行研磨工艺、cmp工艺或其他合适的移除工艺以移除teos形成的氧化物的部分，直到显露出半导体管芯120a及120b的后表面为止。在执行上述移除工艺之后，如图3中所示，形成绝缘包封体130a以在侧向上包封半导体管芯120a及120b，且绝缘包封体130a的顶表面与半导体管芯120a及120b的后表面实质上齐平。

在一些实施例中，在绝缘材料130的移除工艺期间，局部地移除绝缘材料130、半导体管芯120a及半导体管芯120b，使得半导体管芯120a及半导体管芯120b的厚度减小。

可执行晶片级凸块工艺，使得在中介层晶片w的凸块焊盘114之上形成导电凸块140。在一些实施例中，用于形成导电凸块140的晶片级凸块工艺是在形成绝缘包封体130a之前执行。在一些替代实施例中，用于形成导电凸块140的晶片级凸块工艺是在形成绝缘包封体130a之后执行。

在形成绝缘包封体130a及导电凸块140之后，形成包括中介层晶片w、半导体管芯120a、半导体管芯120b、底部填充胶uf1、绝缘包封体130a及导电凸块140的重构晶片w1。

参照图3及图4，然后沿着切割道sl执行晶片锯切工艺，使得重构晶片w1被单体化成多个单体化结构ss。单体化结构ss可各自包括中介层int、至少一个半导体管芯120a、至少一个半导体管芯120b、导电凸块122a、导电凸块122b、底部填充胶uf1、绝缘包封体130a’及导电凸块140。导电凸块122a电连接在半导体管芯120a与中介层int之间。导电凸块122b电连接在半导体管芯120b与中介层int之间。底部填充胶uf1在侧向上包封导电凸块122a及122b。底部填充胶uf1可进一步覆盖半导体管芯120a及120b的侧壁。绝缘包封体130a’在侧向上包封半导体管芯120a及120b，其中绝缘包封体130a’的侧壁与中介层int的侧壁实质上对齐。此外，导电凸块122a及122b设置在中介层int的表面(例如，上表面)上，且导电凸块140设置在中介层int的另一表面(例如，下表面)上。

参照图5，提供包括形成在上面的导电端子152的配线衬底150。在一些实施例中，配线衬底150包括介电芯层(dielectriccorelayer)、堆叠在介电芯层的相对表面之上的堆积(build-up)或层压介电层(laminateddielectriclayer)、嵌置在堆积或层压介电层中的导电配线层、穿透介电芯层以及堆积或层压介电层的导通孔。在配线衬底150的下表面上形成导电端子152且导电端子152电连接到配线衬底150的最底部导电配线层。

可将从图3中所示的重构晶片w1单体化的单体化结构ss中的至少一个单体化结构ss拾取且放置在配线衬底150的上表面上。单体化结构ss经由导电凸块140电连接到配线衬底150的导电配线。在将所述至少一个单体化结构ss安装在配线衬底150上之后，可形成底部填充胶uf2来填充配线衬底150与单体化结构ss的中介层int之间的间隙。导电凸块140在侧向上被底部填充胶uf2包封及保护，使得可防止由中介层int与配线衬底150之间的cte失配导致的对导电凸块140的损坏。因此，可提高导电凸块140的可靠性。

在一些实施例中，底部填充胶uf2不仅填充配线衬底150与单体化结构ss的中介层int之间的间隙，还覆盖单体化结构ss的侧壁。如图5中所示，底部填充胶uf2不仅填充配线衬底150与单体化结构ss的中介层int之间的间隙，还覆盖中介层int的侧壁及绝缘包封体130a’的侧壁。

参照图6，在配线衬底150之上形成绝缘材料，以覆盖底部填充胶uf2及安装在配线衬底150上的单体化结构ss。绝缘材料可通过包覆模制工艺或沉积工艺以及随后的移除工艺来形成。在一些实施例中，通过包覆模制工艺在中介层晶片w上形成绝缘材料(例如环氧树脂)以覆盖单体化结构ss的后表面及侧壁，且然后执行研磨工艺、化学机械抛光(cmp)工艺或其他合适的移除工艺以移除环氧树脂的部分，直到显露出单体化结构ss中的半导体管芯120a及120b的后表面为止。在一些替代实施例中，通过化学气相沉积(cvd)工艺在中介层晶片w上形成绝缘材料(例如四乙氧基硅烷(teos)形成的氧化物)以覆盖单体化结构ss的后表面及侧壁，且然后执行研磨工艺、cmp工艺或其他合适的移除工艺以移除teos形成的氧化物的部分，直到显露出单体化结构ss中的半导体管芯120a及120b的后表面为止。在执行上述移除工艺之后，形成绝缘包封体160，且绝缘包封体160的顶表面与单体化结构ss中的半导体管芯120a及120b的后表面实质上齐平。

此外，如图6中所示，绝缘包封体160的顶表面与绝缘包封体130a’的顶表面以及半导体管芯120a及120b的顶表面实质上齐平，且绝缘包封体160的侧壁与配线衬底150的侧壁实质上对齐。在一些替代实施例中，绝缘包封体160的顶表面与绝缘包封体130a’的顶表面以及半导体管芯120a及120b的顶表面实质上齐平，且绝缘包封体160的侧壁与配线衬底150的侧壁在侧向上保持一定距离。

参照图7，在形成绝缘包封体160之后，施加热界面材料(thermalinterfacematerial，tim)170及粘合剂180来覆盖单体化结构ss及绝缘包封体160。热界面材料170可覆盖单体化结构ss的顶表面及绝缘包封体160的顶表面的一部分，且粘合剂180可覆盖绝缘包封体160的顶表面的其余部分。热界面材料170的材料可包括金属tim，例如铟(in)片材或膜、铟箔、铟焊料、银(ag)膏、银合金或其组合。热界面材料170也可为具有导热填料的聚合物系tim。可施加的导热填料材料可包括氧化铝、氮化硼、氮化铝、铝、铜、银、铟、其组合等。热界面材料170可包括膜系或片材系材料，例如具有集成到片材中的合成碳纳米管(carbonnano-tube，cnt)结构的片材、具有垂直取向的石墨填料的导热片材等，且粘合剂180的材料可包括导热粘合剂或环氧系粘合剂等。然后在热界面材料170及粘合剂180之上设置盖190且将盖190贴合到热界面材料170及粘合剂180。盖190经由热界面材料170热耦合到单体化结构ss中的半导体管芯120a及120b的后表面，且盖190藉由粘合剂180与绝缘包封体160的顶表面粘合。盖190的材料可包括铜、铝、钴、涂有镍的铜、不锈钢、钨、银金刚石、铝碳化硅等。此外，盖190可用作热汇并发挥热汇的功能。

在图中未示出的一些替代实施例中，单体化结构ss的顶表面及绝缘包封体160的顶表面被热界面材料170覆盖，且省略粘合剂180的形成。换句话说，盖190经由热界面材料170贴合到单体化结构ss及绝缘包封体160。

如图7中所示，在形成盖190之后，形成衬底上晶片上芯片(chip-on-wafer-on-substrate，cowos)封装结构p1。cowos封装结构p1包括配线衬底150、设置在配线衬底150上且电连接到配线衬底150的中介层int、设置在中介层int上且电连接到中介层int的半导体管芯120a及120b、设置在中介层int上的第一绝缘包封体130a’、设置在配线衬底150上的第二绝缘包封体160以及盖190。半导体管芯120a及120b在侧向上被第一绝缘包封体130a’包封。半导体管芯120a及120b以及第一绝缘包封体130a’在侧向上被第二绝缘包封体160包封。盖190的侧壁与第二绝缘包封体160的侧壁及配线衬底150的侧壁实质上对齐。盖190设置在半导体管芯120a及120b、第一绝缘包封体130a’及第二绝缘包封体160上。在一些实施例中，cowos封装结构p1还包括粘合剂180及热界面材料170，其中粘合剂设置在第二绝缘包封体160与盖190之间，且热界面材料170设置在半导体管芯120a及120b与盖190之间。在一些实施例中，第一绝缘包封体130a’的第一顶表面与第二绝缘包封体160的第二顶表面实质上齐平。在一些实施例中，cowos封装结构p1还包括设置在中介层int与配线衬底150之间的底部填充胶uf2，其中底部填充胶uf2在侧向上被第二绝缘包封体160包封。

如图7中所示，盖190可为具有良好的导热性及结构强度的金属板。盖190与配线衬底150之间的最小距离d大于第二绝缘包封体160的最大厚度t2。在一些实施例中，盖190与配线衬底150之间的最小距离d实质上等于第二绝缘包封体160的最大厚度t2与热界面材料170的厚度t1之和。盖190与配线衬底150之间的最小距离d可介于从约800微米到约1200微米的范围内，第二绝缘包封体160的最大厚度t2可介于从约600微米到约900微米的范围内，且热界面材料170的厚度t1可介于从约50微米到约300微米的范围内。

由于单体化结构ss在侧向上被绝缘包封体160包封，因此cowos封装结构p1的翘曲得到控制。此外，可使由cowos封装结构p1的翘曲导致的粘合剂180的分层问题以及导电凸块122a及122b的裂纹问题最小化。

图8到图12是示意性地示出根据本公开一些其他实施例的各种封装结构的剖视图。

参照图7及图8，除了cowos封装结构p2还包括设置在热界面材料170与半导体管芯120a之间的第一金属层m1及设置在热界面材料170与盖190之间的第二金属层m2之外，图8中所示的cowos封装结构p2类似于图7中所示的cowos封装结构p1。在本实施例中，第一金属层m1覆盖半导体管芯120a的后表面及绝缘包封体130a’的部分，半导体管芯120b的后表面及绝缘包封体1160的顶表面未被第一金属层m1覆盖。在本实施例中，第二金属层m2覆盖热界面材料170的一部分且位于第一金属层m1的正上方，第二金属层m2不覆盖粘合剂180。举例来说，第一金属层m1及第二金属层m2的材料包括导电材料或金属，例如金、铟、铜、银、钛金合金、铅、锡、镍钒或其组合。

第一金属层m1及第二金属层m2的覆盖范围可根据设计要求进行修改。根据设计要求，第一金属层m1不仅可覆盖半导体管芯120a的后表面，还可覆盖半导体管芯120b的后表面。

参照图7及图9，除了cowos封装结构p3还包括设置在热界面材料170与半导体管芯120a之间的第一金属层m1’及设置在热界面材料170与盖190之间的第二金属层m2’之外，图9中所示的cowos封装结构p3类似于图7中所示的cowos封装结构p1。在本实施例中，第一金属层m1’完全覆盖绝缘包封体130a’的顶表面、绝缘包封体160的顶表面以及半导体管芯120a及120b的后表面。在本实施例中，第二金属层m2’完全覆盖热界面材料170的顶表面及粘合剂180的顶表面。换句话说，热界面材料170及粘合剂180通过第一金属层m1’与单体化结构ss及绝缘包封体160间隔开，而热界面材料170及粘合剂180通过第二金属层m2’与盖190间隔开。举例来说，第一金属层m1’及第二金属层m2’的材料包括导电材料或金属，例如金、铟、铜、银、钛金合金、铅、锡、镍钒或其组合。

上述金属层m1、m2、m1’及m2’可进一步提高cowos封装结构p2及p3的散热性能。

参照图10，示出包括cowos封装结构p1、底部填充胶uf3及电路板200(例如，印刷电路板)的封装结构。cowos封装结构p1设置在电路板200上且通过导电端子152电连接到电路板200。底部填充胶uf3填充cowos封装结构p1与电路板200之间的间隙，以包封导电端子152。导电端子152在侧向上被底部填充胶uf3包封及保护，从而可防止由cowos封装结构p1与电路板200之间的热膨胀系数(cte)失配导致的对导电端子152的损坏。因此，可提高导电端子152的可靠性。

在一些实施例中，底部填充胶uf3不仅填充cowos封装结构p1与电路板200之间的间隙，还覆盖cowos封装结构p1的侧壁。如图10中所示，底部填充胶uf3不仅填充cowos封装结构p1与电路板200之间的间隙，还覆盖配线衬底150的侧壁。

尽管图10示出cowos封装结构p1安装在电路板上，但本实施例并不仅限于此。其他类型的cowos封装结构(例如图8中所示的cowos封装结构p2或图9中所示的cowos封装结构p3)可安装到电路板200上。

参照图11，示出包括cowos封装结构p4、电路板200(例如，印刷电路板)及设置在cowos封装结构p4的配线衬底150与电路板200之间的插孔板300的封装结构，其中cowos封装结构p4的配线衬底150经由插孔板300电连接到电路板200。此外，图中所示的封装结构不包括位于电路板200与插孔板300之间的底部填充胶。

如图11中所示，cowos封装结构p4是从图7中所示的cowos封装结构p1修改而成。除了cowos封装结构p4不包括导电端子152(即，图7中所示的导电端子152)之外，cowos封装结构p4类似于cowos封装结构p1。插孔板300包括与配线衬底150中的配线及电路板200接触的多个导电引脚310。在一些实施例中，插孔板300包括排列成阵列的弹簧引脚(pogopin)，其中弹簧引脚接触且电连接到配线衬底150中的配线及电路板200。

尽管图11示出cowos封装结构p4安装在电路板上，但本实施例并不仅限于此。其他类型的cowos封装结构可经由插孔板300安装到电路板200上。在一些其他实施例中，从图8中所示的cowos封装结构p2修改而成的cowos封装结构可经由插孔板300安装到电路板200上，且从cowos封装结构p2修改而成的cowos封装结构不包括导电端子(即，图8中所示的导电端子152)。在一些替代实施例中，从图9中所示的cowos封装结构p3修改而成的cowos封装结构可经由插孔板300安装到电路板200上，且从cowos封装结构p3修改而成的cowos封装结构不包括导电端子(即，图9中所示的导电端子152)。

参照图7及图12，除了cowos封装结构p5还包括嵌置在绝缘包封体160中的强化结构165之外，图12中所示的cowos封装结构p5类似于图7中所示的cowos封装结构p1。强化结构165设置在配线衬底150上且环绕单体化结构ss。强化结构165通过绝缘包封体160与单体化结构ss间隔开。强化结构165与粘合剂180接触且被粘合剂180覆盖。此外，强化结构165的厚度实质上等于绝缘包封体160的厚度(即，图7中所示的厚度t2)。

图13a到图13g示意性地示出根据本公开一些其他实施例的各种强化结构的俯视图。

参照图13a到图13g，示出各种强化结构165。在一些实施例中，如图13a中所示，强化结构165包括单个环形图案，且半导体管芯120a及120b被单个环形图案环绕。在一些其他实施例中，如图13b中所示，强化结构165包括一对c形图案，且半导体管芯120a及120b被所述一对c形图案环绕。在一些替代实施例中，如图13c中所示，强化结构165包括一组条形图案，所述一组条形图案包括一对水平条形图案及一对垂直条形图案，且半导体管芯120a及120b被所述一组条形图案环绕。在一些实施例中，如图13d中所示，强化结构165包括内部环形图案及环绕内部环形图案的外部环形图案，且半导体管芯120a及120b被内部环形图案及外部环形图案环绕。在一些其他实施例中，如图13e中所示，强化结构165包括一对垂直条形图案，且半导体管芯120a及120b位于所述一对垂直条形图案之间。在一些替代实施例中，如图13f中所示，强化结构165包括一对水平条形图案，且半导体管芯120a及120b位于所述一对水平条形图案之间。在一些替代实施例中，如图13g中所示，强化结构165包括一对l形图案，且半导体管芯120a及120b位于所述一对l形图案之间。

在本公开中，强化结构165的形状、分布及尺寸不受限制。也可应用图13a到图13g中未示出的其他类型的强化结构。

图14及图15是示意性地示出根据本公开一些替代实施例的各种封装结构的剖视图。

参照图12及图14，除了封装结构p6还包括穿透盖190及粘合剂180的螺钉400，其中盖190通过螺钉400紧固到强化结构165之外，图14中所示的封装结构p6类似于图12中所示的封装结构p5。

参照图15，除了封装结构p7还包括穿透盖190、粘合剂180及强化结构165的螺钉500，其中盖190通过螺钉500紧固到强化结构165及配线衬底150之外，图15中所示的封装结构p7类似于图12中所示的封装结构p5。

图16a到图16e示意性地示出根据本公开一些其他实施例的各种强化结构的俯视图。

参照图16a到图16e，示出由螺钉400或500紧固的各种强化结构165。在一些实施例中，如图16a中所示，强化结构165包括由螺钉400或500紧固的单个环形图案，且半导体管芯120a及120b被单个环形图案环绕。在一些其他实施例中，如图16b中所示，强化结构165包括由螺钉400或500紧固的一对c形图案，且半导体管芯120a及120b被所述一对c形图案环绕。在一些替代实施例中，如图16c中所示，强化结构165包括一组条形图案，所述一组条形图案包括一对水平条形图案及一对垂直条形图案，且半导体管芯120a及120b被所述一组条形图案环绕。在一些其他实施例中，如图16d中所示，强化结构165包括由螺钉400或500紧固的一对垂直条形图案，且半导体管芯120a及120b位于所述一对垂直条形图案之间。在一些替代实施例中，如图16e中所示，强化结构165包括由螺钉400或500紧固的一对水平条形图案，且半导体管芯120a及120b位于所述一对水平条形图案之间。

在本公开中，强化结构165的形状、分布及尺寸不受限制。也可应用图16a到图16e中未示出的其他类型的强化结构。

图17到图21是示意性地示出根据本公开一些其他实施例的各种封装结构的剖视图。

参照图17，除了封装结构p8还包括嵌置在绝缘包封体160中的强化结构165及穿透盖190、粘合剂180、强化结构165、配线衬底150、插孔板300及电路板200的螺钉600之外，图17中所示的封装结构p8类似于图11中所示的封装结构p4。

参照图18，除了封装结构p9包括具有增强的散热性能的盖190a之外，图18中所示的封装结构p9类似于图17中所示的封装结构p8。盖190a可用作热汇并发挥热汇的功能。盖190a可包括基板(baseplate)192及从基板192向上突起的多个散热鳍片(heatdissipationfin)194。

参照图19，除了盖190经由热界面材料170a贴合到绝缘包封体160、强化结构165及单体化结构ss之外，图19中所示的封装结构p10类似于图17中所示的封装结构p8。换句话说，单体化结构ss的顶表面及绝缘包封体160的顶表面被热界面材料170a完全覆盖，且省略图17中所示的粘合剂180的形成。

参照图20，除了盖190a藉由热界面材料170a贴合到绝缘包封体160、强化结构165及单体化结构ss之外，图20中所示的封装结构p11类似于图18中所示的封装结构p9。换句话说，单体化结构ss的顶表面及绝缘包封体160的顶表面被热界面材料170a完全覆盖，且省略图18中所示的粘合剂180的形成。

参照图21，除了封装结构p12包括热增强盖190b，且盖190b包括入口191、出口193及流动通道195，流动通道195与入口191及出口193连通，且冷却剂c经由入口191进入流动通道195且经由出口193离开流动通道195之外，图21中所示的封装结构p12类似于图7中所示的cowos封装结构p1。在一些实施例中，绝缘包封体130a’的侧壁与中介层int的侧壁实质上对齐。

如图21中所示，封装结构p12可还包括设置在盖190b与绝缘包封体160之间的防水环197(例如，o形环)，使得冷却剂c可被限制在流动通道195内。另外，封装结构p12可还包括背侧金属198及位于背侧金属198上的焊料材料199，其中背侧金属198覆盖单体化结构ss及绝缘包封体160的部分，焊料材料199设置在背侧金属198上，且焊料材料夹置在背侧金属198与盖190b之间。盖190b经由背侧金属198及焊料材料199贴合在单体化结构ss上，且盖190b经由粘合剂180与绝缘包封体160粘合。

在上述实施例中，由于单体化结构ss在侧向上被绝缘包封体160包封，因此封装结构p1到p12的翘曲可得到适当控制。此外，可使在封装结构p1到p12中发生的分层问题及导电凸块(即，凸块122a及122b)的裂纹问题最小化。封装结构p1到p12中的绝缘包封体160为盖190、190a或190b提供良好的支撑，且因此，可增加封装结构p1到p12的制作良率。

根据本公开的一些实施例，提供一种封装结构，所述结构包括：配线衬底；中介层，设置在所述配线衬底上且电连接到所述配线衬底；半导体管芯，设置在所述中介层上且电连接到所述中介层；第一绝缘包封体，设置在所述中介层上；第二绝缘包封体，设置在所述配线衬底上；以及盖。所述半导体管芯在侧向上被所述第一绝缘包封体包封。所述半导体管芯及所述第一绝缘包封体在侧向上被所述第二绝缘包封体包封。所述第一绝缘包封体的顶表面与所述第二绝缘包封体的顶表面及所述半导体管芯的表面实质上齐平。所述盖设置在所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体上。在一些实施例中，所述结构还包括：粘合剂，设置在所述第二绝缘包封体与所述盖之间；以及热界面材料，设置在所述半导体管芯与所述盖之间。在一些实施例中，所述结构还包括：第一金属层，设置在所述热界面材料与所述半导体管芯之间；以及第二金属层，设置在所述热界面材料与所述盖之间。在一些实施例中，所述盖包括入口、出口及流动通道，所述流动通道与所述入口及所述出口连通，且冷却剂经由所述入口进入所述流动通道并经由所述出口离开所述流动通道。在一些实施例中，所述第一绝缘包封体的侧壁与所述中介层的侧壁实质上对齐。在一些实施例中，所述第一绝缘包封体的第一顶表面与所述第二绝缘包封体的第二顶表面实质上齐平。在一些实施例中，所述结构还包括：底部填充胶，设置在所述中介层与所述配线衬底之间，其中所述底部填充胶在侧向上被所述第二绝缘包封体包封。在一些实施例中，所述结构还包括：强化结构，嵌置在所述第二绝缘包封体中。在一些实施例中，所述结构还包括：电路板；以及插孔板，设置在所述配线衬底与所述电路板之间，其中所述配线衬底经由所述插孔板电连接到所述电路板。

在一实施方式中，所述封装结构还包括：粘合剂，设置在所述第二绝缘包封体与所述盖之间；以及热界面材料，设置在所述半导体管芯与所述盖之间。

在一实施方式中，所述封装结构还包括：第一金属层，设置在所述热界面材料与所述半导体管芯之间；以及第二金属层，设置在所述热界面材料与所述盖之间。

在一实施方式中，所述盖包括入口、出口及流动通道，所述流动通道与所述入口及所述出口连通，且冷却剂经由所述入口进入所述流动通道并经由所述出口离开所述流动通道。

在一实施方式中，所述第一绝缘包封体的侧壁与所述中介层的侧壁实质上对齐。

在一实施方式中，所述第一绝缘包封体的第一顶表面与所述第二绝缘包封体的第二顶表面实质上齐平。

在一实施方式中，所述封装结构还包括：底部填充胶，设置在所述中介层与所述配线衬底之间，其中所述底部填充胶在侧向被所述第二绝缘包封体包封。

在一实施方式中，所述封装结构还包括：强化结构，嵌置在所述第二绝缘包封体中。

在一实施方式中，所述封装结构还包括：电路板；以及插孔板，设置在所述配线衬底与所述电路板之间，其中所述配线衬底经由所述插孔板电连接到所述电路板。根据本公开的一些其他实施例，提供一种封装结构，所述结构包括：配线衬底；中介层，设置在所述配线衬底上；半导体管芯，设置在所述中介层上；第一绝缘包封体，设置在所述中介层上；底部填充胶，填充在所述配线衬底与所述中介层之间；第二绝缘包封体，设置在所述配线衬底上；以及热汇。所述中介层经由第一导电凸块电连接到所述配线衬底。所述半导体管芯经由第二导电凸块电连接到所述中介层。所述第一绝缘包封体在侧向上包封所述半导体管芯及所述第二导电凸块。所述底部填充胶在侧向上包封所述第一导电凸块。所述第二绝缘包封体在侧向上包封所述第一绝缘包封体及所述底部填充胶。所述热汇经由热界面材料贴合到所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体。在一些实施例中，所述结构还包括：粘合剂，设置在所述第二绝缘包封体与所述盖之间，其中所述粘合剂环绕并接触所述热界面材料。在一些实施例中，所述第一绝缘包封体的侧壁与所述中介层的侧壁实质上对齐，且所述第一绝缘包封体的第一顶表面与所述第二绝缘包封体的第二顶表面实质上齐平。在一些实施例中，所述结构还包括：电路板，其中所述配线衬底电连接到所述电路板。在一些实施例中，所述结构还包括：插孔板，设置在所述配线衬底与所述电路板之间，其中所述配线衬底经由所述插孔板电连接到所述电路板。在一些实施例中，所述结构还包括：强化结构，嵌置在所述第二绝缘包封体中。在一些实施例中，所述热汇通过螺钉紧固到所述强化结构。在一些实施例中，所述热汇通过螺钉紧固到所述强化结构及所述配线衬底。

在一实施方式中，所述封装结构还包括：粘合剂，设置在所述第二绝缘包封体与所述盖之间，其中所述粘合剂环绕并接触所述热界面材料。

在一实施方式中，所述第一绝缘包封体的侧壁与所述中介层的侧壁实质上对齐，且所述第一绝缘包封体的第一顶表面与所述第二绝缘包封体的第二顶表面实质上齐平。

在一实施方式中，所述封装结构还包括：电路板，其中所述配线衬底电连接到所述电路板。

在一实施方式中，所述封装结构还包括：插孔板，设置在所述配线衬底与所述电路板之间，其中所述配线衬底经由所述插孔板电连接到所述电路板。

在一实施方式中，所述封装结构还包括：强化结构，嵌置在所述第二绝缘包封体中。

在一实施方式中，所述热汇通过螺钉紧固到所述强化结构。

在一实施方式中，所述热汇通过螺钉紧固到所述强化结构及所述配线衬底。

根据本公开的一些其他实施例，提供一种封装结构，所述结构包括：配线衬底；中介层，设置在所述配线衬底上且电连接到所述配线衬底；半导体管芯，设置在所述中介层上且电连接到所述中介层；第一绝缘包封体，设置在所述中介层上；第二绝缘包封体，设置在所述配线衬底上；以及盖。所述半导体管芯在侧向上被所述第一绝缘包封体包封。所述半导体管芯及所述第一绝缘包封体在侧向上被所述第二绝缘包封体包封。所述盖设置在所述半导体管芯、所述第一绝缘包封体及所述第二绝缘包封体上，其中所述盖与所述配线衬底之间的最小距离大于所述第二绝缘包封体的最大厚度。在一些实施例中，所述结构还包括：热界面材料，设置在所述半导体管芯与所述盖之间。在一些实施例中，所述盖与所述配线衬底之间的所述最小距离实质上等于所述第二绝缘包封体的所述最大厚度与所述热界面材料的厚度之和。

在一实施方式中，所述封装结构还包括：热界面材料，设置在所述半导体管芯与所述盖之间。

在一实施方式中，所述盖与所述配线衬底之间的所述最小距离实质上等于所述第二绝缘包封体的所述最大厚度与所述热界面材料的厚度之和。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。