阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、以及包括该阵 列基板的显示装置。
【背景技术】
[0002] 在显示设备制造领域，为了进一步提高产品的分辨率，需要尽量减小薄膜晶体管 (TFT)的尺寸，并保证开口率。实际应用中，在保证工艺精度和良率的前提下，TFT沟道的长 度越短越好，而沟道宽度的选择要综合考虑像素开口率和开态电流，在满足要求的范围内， 选择一个合适的值。
[0003] 通常，开态电流，其中W为沟道宽度，L为沟道长度，Ve为驱动电压。
[0004] 根据公式可以看出，在其它参数不变的情况下，沟道长度L的减小，可以提高Im 值。此外，在沟道长度L减小的情况下，只要保证Im满足设计需求，还可以进一步减小沟道 宽度W或者减小驱动电压Vp
【发明内容】
[0005] 本发明的目的在于提供一种阵列基板及其制作方法、显示装置，以减小薄膜晶体 管的尺寸，提升产品开口率，降低功耗。
[0006] 为解决上述技术问题，作为本发明的第一个方面，提供一种阵列基板的制作方法， 包括以下步骤：
[0007] 形成有源层；
[0008] 在所述有源层上待形成沟道的区域的周边形成保护图形；
[0009] 形成包括源漏极的图形；
[0010] 对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，所述保护图形 的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
[0011] 优选地，所述保护图形的刻蚀选择比大于所述有源层的刻蚀选择比。
[0012] 优选地，所述保护图形由氧化铟锡材料制成。
[0013] 优选地，所述制作方法还包括：形成像素电极的步骤，并且，所述形成保护图形的 步骤与所述形成像素电极的步骤同时进行。
[0014] 优选地，所述形成保护图形的步骤包括：
[0015] 形成透明电极材料层；
[0016] 在所述透明电极材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝 光显影后的光刻胶层的图形与所述保护图形和所述像素电极的图形相对应；
[0017] 对所述透明电极材料层进行刻蚀，得到所述像素电极和所述保护图形。
[0018] 优选地，所述形成包括源漏极的图形的步骤包括：
[0019] 形成源漏金属层；
[0020] 在所述源漏金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显 影后的光刻胶层的图形与源漏极的图形和数据线的图形相对应；
[0021] 对所述源漏金属层进行刻蚀，形成包括源极、漏极和数据线的图形，并且，位于待 形成沟道的区域上方的金属被蚀除。
[0022] 优选地，所述制作方法还包括在形成所述有源层之前进行的：
[0023] 在衬底基板上形成栅金属层；
[0024] 在所述栅金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影 后的光刻胶层的图形与栅极的图形和栅线的图形相对应；
[0025] 对所述栅金属层进行刻蚀，形成包括栅极和栅线的图形；
[0026] 形成栅绝缘层。
[0027] 优选地，所述有源层包括硅材料层和欧姆接触层；
[0028] 对所述待形成沟道的区域进行刻蚀的步骤包括：
[0029] 将位于沟道区域上方的欧姆接触层材料蚀除。
[0030] 作为本发明的第二个方面，还提供一种阵列基板，所述阵列基板包括有源层、形成 在所述有源层上的沟道、位于所述沟道周边的保护图形、以及形成在所述保护图形上方的 源漏极，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
[0031] 优选地，所述保护图形由氧化铟锡材料制成。
[0032] 优选地，所述有源层包括硅材料层和分别位于所述源极和所述漏极下方的欧姆接 触层。
[0033] 作为本发明的第三个方面，还提供一种显示装置，所述显示装置包括本发明所提 供的上述阵列基板。
[0034] 本发明在有源层上设置了保护图形，有效防止了干法刻蚀对沟道的侧蚀，减小了 沟道的尺寸，提高了产品的开口率，有利于实现产品的窄边框设计。当沟道的长度减小时， 能够提高薄膜晶体管的开态电流，并且，在保证开态电流满足设计需求的前提下，还可以进 一步减小沟道宽度或者减小驱动电压，降低功耗，提高产品的竞争优势。
[0035] 此外，本发明通过变更制作像素电极的掩膜板图案，可以同步形成保护图形和像 素电极，与现有技术相比，在未增加工艺步骤的前提下，实现了薄膜晶体管的窄沟道设计。
【附图说明】
[0036] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。
[0037] 图1是本发明实施例中沟道的示意图。
[0038] 在附图中，I-有源层；1卜娃材料层；12-欧姆接触层；2-保护图形；31-源极； 32-漏极。
【具体实施方式】
[0039] 以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0040] 本发明首先提供一种阵列基板的制作方法，参考图1，该方法包括以下步骤：
[0041] 形成有源层1 ;
[0042] 在有源层1上待形成沟道的区域的周边形成保护图形2;
[0043]形成包括源漏极（源极31和漏极32)的图形；
[0044] 对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，保护图形2的 靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
[0045] 本发明在有源层1上设置了保护图形2,当需要将沟道设置为具有较小的尺寸时， 只需调整保护图形2相应于沟道处的间隔即可，该保护图形2可以有效防止干法刻蚀对 沟道的刻蚀，从而能够实现沟道变窄的设计，并且能够防止沟道被侧蚀，从而提高产品的良 率。
[0046]由于沟道尺寸较小，所以可以减小阵列基板中的薄膜晶体管的总体尺寸，从而可 以提高最终获得的阵列基板的开口率，有利于实现产品的窄边框设计。
[0047] 如上所述，薄膜晶体管工作时的开态电流Ux^V(i，其中W为沟道宽度，L为沟 道长度，\为驱动电压。
[0048] 在本发明中，沟道尺寸的减小主要是指沟道长度L(参考图1)减小。当沟道的长 度L减小时，能够提高薄膜晶体管的开态电流I m，有效缩短薄膜晶体管的充电时间，并且， 在保证开态电流1。"满足设计需求的前提下，还可以进一步减小沟道宽度W或者减小驱动电 压V。。沟道宽度W的减小使得栅线的宽度减小，能够进一步提升产品的开口率，或者满足更 高分辨率的开发需求。而驱动电压％的减小，能够降低产品的功耗，提高产品的竞争优势。
[0049] 进一步地，保护图形2的刻蚀选择比大于有源层1的刻蚀选择比，也就是说，在对 沟道进行干刻的过程中，保护图形2不会被刻蚀，从而能够保护其下方的有源层1不被刻蚀 掉，从而可以实现通过干刻获得尺寸较小的沟道。
[0050] 通常，保护图形2可以采用氧化铟锡（ITO)材料制成。ITO材料退火后形成多晶 态，不容易被刻蚀，而且的ITO的刻蚀选择比很高，因此能够保护其下方的有源层1不被侧 蚀。
[0051] 现有技术中使用光刻胶作为掩膜，然而光刻胶粘附性较弱且刻蚀选择比低，在对 沟道进行刻蚀的过程中，光刻胶也会被刻蚀掉，这样做出的沟道尺寸都会偏大，在4. 5 ym 左右。而ITO的刻蚀磨损很小，只有0.3 ym，目前曝光机的精度在3 ym，这样就可以做 到3. 3 y m的沟道。在曝光机曝光精度允许的情况下，本发明中沟道的尺寸可以控制在 3-4. 5 y m，随着曝光机曝光精度的提高，这个尺寸可以做到更小。
[0052] 进一步地，所述制作方法还包括：形成像素电极的步骤，并且，形成保护图形2的 步骤与所述形成像素电极的步骤同时进行。本发明通过变更制作像素电极的掩膜板图案， 可以同步形成保护图形2和像素电极（图1未示出），与现有技术相比，在未增加工艺步骤 的前提下，实现了薄膜晶体管的窄沟道设计。
[0053] 具体地，形成保护图形2的步骤包括：
[0054] 形成透明电极材料层；
[0055] 在所述透明电极材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝 光显影后的光刻胶层的图形与保护图形2和所述像素电极的图形相对应；
[0056] 对所述透明电极材料层进行刻蚀，得到所述像素电极和保护图形2,这里主要采用 湿刻法进行刻蚀。
[0057] 进一步地，所述形成包括源漏极的图形的步骤包