半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性倉泛。
[0003]为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)ο
[0004]请参考图1，图1是现有技术的鳍式场效应管的立体结构示意图，包括:半导体衬底10 ;位于所述半导体衬底10上凸出的鳍部14 ;位于所述半导体衬底10表面并覆盖部分鳍部14侧壁的隔离层11，所述隔离层11的表面低于所述鳍部14的顶部；横跨所述鳍部14的顶部和侧壁的栅极结构12，所述栅极结构12包括:栅介质层、位于所述栅介质层表面的栅电极、以及位于栅电极层和栅介质层两侧的侧墙。
[0005]对于鳍式场效应管，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分成为沟道区，有利于增大驱动电流，改善器件性能。
[0006]然而，采用现有技术所形成的鳍式场效应管的形貌不良、尺寸不均匀，导致所形成的鳍式场效应管性能不良。
【发明内容】
[0007]本发明解决的问题是提供一种半导体结构的形成方法，改善所形成的鳍部和隔离结构的形貌，提高所述鳍部和隔离结构尺寸的均匀性，提高鳍式场效应管的性能。
[0008]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供衬底，所述衬底表面具有掩膜层，所述衬底内具有若干沟槽，所述沟槽内具有隔离结构，所述隔离结构的表面与掩膜层的表面齐平；刻蚀部分所述隔离结构，使所述隔离结构的表面低于衬底表面，并暴露出部分沟槽的侧壁表面；在刻蚀部分隔离结构之后，采用表面处理工艺在沟槽暴露出的侧壁表面形成保护层；在形成保护层之后，去除掩膜层。
[0009]可选的，所述表面处理工艺为湿法处理工艺，处理液包括臭氧和去离子水。
[0010]可选的，所述臭氧在去离子水中的浓度为Ippm?lOOppm。
[0011]可选的，所述保护层的材料为氧化物。
[0012]可选的，所述掩膜层的材料为氮化硅，所述隔离结构的材料为氧化硅。
[0013]可选的，所述刻蚀部分隔离结构的工艺为各向同性干法刻蚀工艺。
[0014]可选的，所述各向同性干法刻蚀工艺的刻蚀气体为NH3和NF3，气压为ITorr?1Torr,流量为 5sccm ?10sccm,功率为 5W ?100W。
[0015]可选的，去除掩膜层的工艺为湿法刻蚀工艺，刻蚀液包括磷酸，刻蚀温度为120摄氏度?180摄氏度。
[0016]可选的，所述掩膜层和衬底之间还具有氧化硅层。
[0017]可选的，所述掩膜层的厚度为50埃?2000埃。
[0018]可选的，所述沟槽的形成工艺包括:在衬底表面形成掩膜薄膜；刻蚀所述掩膜薄膜，直至暴露出部分衬底表面为止，形成掩膜层；以所述掩膜层为掩膜，刻蚀所述衬底，形成沟槽。
[0019]可选的，所述掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、热炉氧化工艺或分子束外延工艺。
[0020]可选的，所述隔离结构的形成工艺包括:在掩膜层表面和沟槽内形成填充满所述沟槽的隔离膜；对所述隔离膜进行抛光工艺，直至暴露出所述掩膜层表面为止，在沟槽内形成隔离结构。
[0021]可选的，相邻沟槽之间的衬底形成鳍部，在去除掩膜层之后，在隔离结构表面、鳍部的侧壁和顶部表面形成横跨所述鳍部的栅极结构。
[0022]与现有技术相比，本发明的技术方案具有以下优点:
[0023]本发明的半导体结构的形成方法中，在去除掩膜层之前，先刻蚀部分隔离结构，使隔离结构表面低于衬底表面，且所述隔离结构的表面平坦。并且，在刻蚀隔离结构之后，去除掩膜层之前，采用表面处理工艺在沟槽暴露出的侧壁表面形成保护层，所述保护层能够在后续去除掩膜层的过程中，保护沟槽的侧壁表面免受损伤。而且，形成所述保护层的表面处理工艺在能够去除前序工艺残留于沟槽侧壁表面的杂质，进一步改善所述沟槽侧壁表面的形貌。以相邻沟槽之间的衬底作为鳍式场效应管的鳍部，则所形成的隔离结构和鳍部的形貌良好、尺寸均匀精确，使所形成的半导体器件的性能稳定。
[0024]进一步，表面处理的处理液包括臭氧和去离子水。所述表面处理工艺能够对所述沟槽侧壁暴露出的侧壁表面进行氧化，以形成以氧化物为材料的保护层进行保护。而且，所述表面处理工艺能够将残留于沟槽侧壁表面杂质进行氧化，从而进一步改善沟槽的侧壁表面形貌。
[0025]进一步，刻蚀隔离结构的工艺为各向同性干法刻蚀工艺，所述各向同性干法刻蚀工艺对于沟槽侧壁的表面损伤较小，能够保持相邻沟槽之间的衬底尺寸精确均一。其中，刻蚀气体为NH3和NF3，所述刻蚀气体对于衬底材料和隔离结构材料具有较高的选择性，因此在刻蚀隔离结构时，难以对沟槽侧壁造成损伤。而且，所述NH3和NF3能够提高刻蚀工艺对于隔离结构和掩膜层的选择性，以确保在刻蚀隔离结构时，对掩膜层的损伤较少，以保证掩膜层能够在刻蚀隔离结构的过程中，保护衬底表面免受损伤。
【附图说明】
[0026]图1是现有技术的鳍式场效应管的立体结构示意图；
[0027]图2至图4是一种形成鳍部和隔离层的过程的剖面结构示意图；
[0028]图5是去除掩膜层之后，以各向同性干法刻蚀工艺刻蚀隔离层所形成的半导体结构的剖面结构示意图；
[0029]图6至图10是本发明的半导体结构的形成过程的剖面结构示意图。
【具体实施方式】
[0030]如【背景技术】所述，采用现有技术所形成的鳍式场效应管的形貌不良、尺寸不均匀，导致所形成的鳍式场效应管性能不良。
[0031]经过研究，如图2至图4所示，是一种形成鳍部和隔离层的过程的剖面结构示意图。
[0032]请参考图2，提供衬底100，衬底100表面具有暴露出部分衬底100的掩膜层101 ；以掩膜层101为掩膜，刻蚀所述衬底100，在所述衬底100内形成若干相邻沟槽102。其中，相邻沟槽102之间的衬底形成鳍部。
[0033]请参考图3，在所述沟槽102 (如图2所示)内形成隔离层103，所述隔离层103的表面与掩膜层101表面齐平。
[0034]请参考图4，刻蚀部分隔离层103，使隔离层103的表面低于衬底100表面。
[0035]为了后续能够在鳍部的侧壁和底部表面形成栅极结构，需要刻蚀去除所述掩膜层101。然而，由于在刻蚀部分隔离层103之后，暴露出了部分鳍部的侧壁表面，所述鳍部的侧壁表面会在刻蚀掩膜层101的过程中受到损伤，致使所形成的鳍式场效应管性能不良。
[0036]为了避免鳍部的侧壁受到损伤，在一实施例中，在刻蚀隔离层之前去除所述掩膜层，并在去除掩膜层之后，以各向同性的干法刻蚀工艺刻蚀隔离层，以此减少在刻蚀隔离层的过程中对鳍部侧壁的损伤。然而，由于去除掩膜层之后，所述隔离层103 (如图3所示)的表面高于衬底100表面，在经过各向同性的干法刻蚀工艺之后，所述隔离层103靠近沟槽102侧壁的边缘区域较低，而隔离层103的中心区域较高，如图5所示。导致所述隔离层103的尺寸不均匀、形貌不良，则所述隔离层103的电隔离能力变差，所形成的鳍式场效应管的稳定性不良。
[0037]为了解决上述问题，本发明提供一种半导体结构的形成方法。其中，在去除掩膜层之前，先刻蚀部分隔离结构，使隔离结构表面低于衬底表面，且所述隔离结构的表面平坦。并且，在刻蚀隔离结构之后，去除掩膜层之前，采用表面处理工艺在沟槽暴露出的侧壁表面形成保护层，所述保护层能够在后续去除掩膜层的过程中，保护沟槽的侧壁表面免受损伤。而且，形成所述保护层的表面处理工艺在能够去除前序工艺残留于沟槽侧壁表面的杂质，进一步改善所述沟槽侧壁表面的形貌。以相邻沟槽之间的衬底作为鳍式场效应管的鳍部，则所形成的隔离结构和鳍部的形貌良好、尺寸均匀精确，使所形成的半导体器件的性能稳定。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]图6至图10是本发明的半导体结构的形成过程的剖面结构示意图。
[0