064] 在一个实施方案中，阻挡电介质层420包含高温氧化物（HT0)。较高质量的HT0氧 化物使得阻挡电介质层420能够被衡量厚度。在示例性实施方案中，包含HT0氧化物的阻 挡电介质层420的厚度在2. 5nm和10.Onm之间。
[0065] 在另一个实施方案中，阻挡电介质层420还被修改W包含氮。在一个此类实施方 案中，在阻挡电介质层420的厚度上氮W0N0堆叠的形式被包含。代替常规的纯氧阻挡电 介质层的此类夹层结构有利地减少沟道区412和高功函数栅电极414之间的整个堆叠402 的EOT,并且能够调节带偏移W减少载体向后注入。然后，0N0堆叠的阻挡电介质层420可 W与隧穿电介质层416和多层电荷俘获层422 -起被包含，该多层电荷俘获层422包含富 氧的第一氮化物层422a、贫氧的第二氮化物层42化W及反隧穿层422c。
[0066] 多层电荷俘获区422通常包含具有娃、氧W及氮的不同组成的至少两种氮化物 层，包括富氧的第一氮化物层422aW及富娃、富氮且贫氧的第二氮化物层42化，富娃的。在 某些实施方案（比如图4B中示出的实施方案）中，多层电荷俘获区还包括含有氧化物（比 如二氧化娃）的反隧穿层422c，W提供包含0N0N0结构404的0N0N0堆叠402,该反隧穿层 422c将贫氧的第二氮化物层42化与富氧的第一氮化物层422a分开。
[0067] 已经发现的是，富氧的第一氮化物层422a减小编程之后和擦除之后的电荷损失 率，该表现为在保留模式中的小的电压位移，然而富娃、富氮且贫氧的第二氮化物层42化 提高了编程电压和擦除电压之间的初始差异的速度和增加量而不损害使用娃-氧化物-氮 氧化物-氧化物-娃结构的实施方案制成的存储器晶体管的电荷损失率，从而延长设备的 使用寿命。
[0068] 还已经发现的是，反隧穿层422c在从隧穿层编程到第一氮化物层422a内期间大 体上减少了在贫氧的第二氮化物层42化的边界处积聚的电子电荷的概率，该导致比用于 常规的非易失性存储器晶体管更低的泄漏电流。
[0069] 多层电荷俘获区可W具有从约50A到约150A的总厚度，并且在某些实施方案中 具有少于约]00A的总厚度，伴随着反隧穿层422c的厚度从约5A到约20A，并且氮化物 层404b、404a的厚度大体上相等。
[0070] 现在将参考图5的流程图描述根据一个实施方案的形成或制造半导体设备的方 法，该半导体设备包含具有高功函数栅电极和多层电荷俘获区的存储器晶体管。
[0071] 参考图5,该方法开始于在衬底的表面上的含娃层上形成隧穿电介质层（比如第 一氧化物层）巧00)。隧穿电介质层可W通过任何适当的手段形成或沉积，该些手段包括等 离子体氧化工艺、原位水汽生成工艺（ISSG)或自由基氧化工艺。在一个实施方案中，自由 基氧化工艺包括使氨气化2)和氧气（〇2)流入加工室或炉内W通过氧化消耗一部分的衬底 影响隧穿电介质层的生长。
[0072] 接下来，多层电荷俘获区的富氧的第一氮化物层在隧穿电介质层的表面上形成 巧峭。在一个实施方案中，富氧的第一氮化物层在低压CVD工艺中使用娃源（比如甲硅烷 仪扣、氯甲硅烷（Si&Cl)、二氯甲硅烷或DCSGi&Cy、四氯甲硅烷（SiCl4)或双叔了基氨 基甲硅烷炬TBA巧）、氮源（比如氮气（馬）、氨（N&)、S氧化氮（N03)或一氧化二氮（馬0))W 及含氧气体（比如氧气（〇2)或馬〇)来形成或沉积。可选择地，可W使用其中氨已经被気替 换的气体，包括例如取代N&的気代氨（ND3)。用気取代氨有利地使Si悬挂键在娃氧化物 界面处纯化，从而增加设备的NBTI(负偏压温度不稳定性）寿命。
[0073] 例如，通过将衬底放置在沉积室中并且引入包括馬0、畑3^及DCS的工艺气体，同 时使室保持在从约5毫托（mT)到约500mT的压力下并且使衬底保持在从约700摄氏度到 约850摄氏度、并且在某些实施方案中至少约760摄氏度的温度下持续从约2. 5分钟到约 20分钟的时段，可W使下方的或富氧的第一氮化物层在隧穿电介质层之上沉积。特别地，工 艺气体可W包括W从约8:1到约1:8的比例混合的馬0和N&的第一气体混合物W及W从 约1:7到约7:1的比例混合的DCS和畑3的第二气体混合物，并且能够W从约每分钟5标 准立方厘米（seem)到约每分钟200标准立方厘米的流速被引入。已经发现的是，在该些条 件下产生或沉积的氮氧化层产生富娃、富氧的第一氮化物层。
[0074] 接下来，反隧穿层在第一氮化物层的表面上形成或沉积巧04)。正如隧穿电介质 层，反隧穿介质层可W通过任何适当的手段来形成或沉积，该些手段包括等离子体氧化工 艺、原位水汽生成（ISSG)工艺或自由基氧化工艺。在一个实施方案中，自由基氧化工艺包 括使氨气化2)和氧气（〇2)流入分批加工室或炉内W通过氧化消耗一部分的第一氮化物层 来影响反隧穿层的生长。
[0075] 然后，多层电荷俘获区的顶部的或贫氧的第二氮化物层在反隧穿层的表面上形成 (506)。在CVD工艺中使用包括馬0、N&W及DCS的工艺气体，在从约5mT到约500mT的压 力下W及在从约700摄氏度到约850摄氏度、并且在某些实施方案中至少约760摄氏度的 衬底温度下，持续从约2. 5分钟到约20分钟的时段，可W使贫氧的第二氮化物层在反隧穿 层之上沉积。特别地，工艺气体可W包括W从约8:1到约1:8的比例混合的馬0和N&的第 一气体混合物W及W从约1:7到约7:1的比例混合的DCS和N&的第二气体混合物，并且 能够W从约5sccm到约20sccm的流速被引入。已经发现的是，在该些条件下产生或沉积的 氮化层产生富娃、富氮且贫氧的第二氮化物层，该改善编程电压和擦除电压之间的初始差 异的速度和增加量而不损害使用娃-氧化物-氮氧化物-氧化物-娃结构的实施方案制成 的存储器晶体管的电荷损失率，从而延长设备的使用寿命。
[0076] 在某些实施方案中，在CVD工艺中使用包括W从约7:1到约1:7的比例混合的 BTBAS和氨（N&)的工艺气体可W使贫氧的第二氮化物层在反隧穿层之上沉积，W进一步包 括选择的碳浓度W增加其中陷阱的数目。在第二氮氧化物层中选择的碳浓度可W包括从约 5 %到约15%的碳浓度。
[0077] 接下来，顶部阻挡氧化物层或顶部阻挡电介质层在多层电荷俘获区的贫氧的第二 氮化物层的表面上形成巧08)。正如隧穿电介质层和反隧穿层，阻挡电介质层可W通过任何 适当的手段来形成或沉积，该些手段包括等离子体氧化工艺、原位水汽生成（ISSG)工艺或 自由基氧化工艺。在一个实施方案中，阻挡电介质层包含使用CVD工艺沉积的高温氧化物 (HT0)。通常，沉积工艺包括使衬底306在从约50mT到约lOOOmT的压力下的沉积室中暴露 于娃源（比如甲硅烷、氯甲硅烷、或二氯甲硅烷）W及含氧气体（比如化或N20)持续从约 10分钟到约120分钟的时期，同时使衬底保持在从约650°C到约850°C的温度下。
[0078] 可选择地，使用ISSG氧化工艺来形成阻挡电介质层。在一个实施方案中，用已经 添加了从约0. 5%到约33%的氨气的富氧的气体混合物氨气在RTP室（比如上文描述的来 自应用材料（AppliedMaterials)的ISSG室）中在从约8托到约12托的压力和约1050°C 的温度下进行ISSG。
[0079] 将理解的是，在任一实施方案中，第二氮化物层的厚度可W被调整或增加，因为某 些贫氧的第二氮化物层在形成阻挡电介质层的过程期间将实际上将被消耗或氧化。
[0080] 最后，高功函数栅电极在阻挡电介质层上形成并且与阻挡电介质层接触巧10)。高 功函数栅电极包含按照低压CVD工艺形成或沉积并且具有从约200A到约2000A的厚 度的渗杂的多晶娃层。如上文所提到，高功函数栅电极的多晶娃层可W通过在低压CVD工 艺期间将气体（比如磯化氨、神化氨、己棚烧或二氣化棚炬F2))添加到CVD室中而直接形 成或生长为渗杂的多晶娃层，或可W在CVD工艺中的生长或形成之后使用离子注入工艺来 进行渗杂。在任一实施方案中，高功函数栅电极的多晶娃层渗杂为选择的浓度或剂量使得 从栅电极中除去电子需要的最小能量是从至少约4. 8电子伏（eV)到约5. 3eV。在示例性 实施方案中，高功函数栅电极的多晶娃层通过W从约5千电子伏化eV)到约100千电子伏 的能量W及从约leHcnT2到约lel6cnT2的剂量注入棚炬+)或BF2离子而被渗杂W形成N型 (NM0巧的存储器晶体管。
[0081] 在完成栅极堆叠制造的情况下，另外的加工可W如本领域中已知地发生W推断 S0N0S型的存储器设备的制造。
[0082] 在另一方面中，本公开还设及包含电荷俘获区的多栅存储器晶体管或多栅表面的 存储器晶体管W及制造该存储器晶体管的方法，该电荷俘获区覆盖沟道区的两个或两个W 上侧面，该沟道区在衬底表面上（on)或上方（above)形成。多栅设备包括平面的设备和非 平面的设备两者。平面的多栅设备（未示出）通常包括双栅平面设备，其中大量的第一层 被沉积W在随后形成的沟道区之下形成第一栅，并且大量的第二层被沉积在其之上W形成 第二栅。非平面的多栅设备通常包括在衬底表面上或上方形成并且在=个或=个W上侧面 上被栅包围的水平沟道区或垂直沟道区。
[0083] 图6A示出包含高功函数栅电极的非平面的多栅存储器晶体管的一个实施方案。 参考图6A，通常被称为finFET的存储器晶体管600包含由覆盖衬底606上的表面604的半 导体材料的薄膜或层形成的沟道区602,该沟道区602连接存储器晶体管的源极区608和 漏极区610。沟道区602在=侧上被罐状物围住，该形成设备的栅极612。栅极612的厚度 (在从源极区到漏极区的方向上测量的）决定设备的有效沟道区长度。正如上文描述的实 施方案，沟道区602可W包含多晶娃或再结晶的多晶娃W形成单晶沟道区。任选地，在沟道 区602包含晶体娃的情况下，沟道区可W被形成为具有相对于沟道区的长轴的<100〉表面 晶体取向。
[0084] 根据本公开，图6A的非平面的多栅存储器晶体管600可W包含高功函数栅电极和 多层电荷俘获区。图6B是包括衬底606、沟道区602W及栅极612的一部分的图6A的非 平面的存储器晶体管的一部分的横截面视图，示出高功函数栅电极614和多层电荷俘获区 616。栅极612还包含覆盖凸起的沟道区602的隧穿介质层618W及覆盖阻挡电介质层的 阻挡电介质层620W形成存储器晶体管600的控制栅。沟道区602和栅极612可W直接在 衬底606上形成或在形成于衬底上（on)或上方（over)的绝缘层或介质层622 (比如，隐埋 氧化物层）上形成。
[0085] 正如上文描述的实施方案，高功函数栅电极614包含按照低压CVD工艺形成或沉 积并且具有从约200A到约2000A的厚度的渗杂的多晶娃层。通过添加气体（比如磯 化氨、神化氨、己棚烧或BF2)，高功函数栅电极614的多晶娃层可W被直接形成或生长为渗 杂的多晶娃层，并且按照选择的浓度或剂量被渗杂使得从栅电极中除去电子需要的最小能 量是从至少约4. 8eV到约5. 3eV。在示例性实施方案中，高功函数栅电极614的多晶娃层按 照从约lelAcnT2到约lel6cnr2的浓度被渗杂。
[0086] 参考图6B，多层电荷俘获区616包含靠近隧穿介质层618的包含氮化物的至少一 个下方的或底部的富氧的第一氮化物层616aW及覆盖富氧的第一氮化物层的上面的或顶 部的贫氧的第二氮化物层61化。通常，贫氧的第二氮化物层61化包含富娃、贫氧的氮化物 层并且包含分布在多层电荷俘获区中的电荷陷阱中的多数，然而富氧的第一氮化物层616a 包含富氧的氮化物或娃氮氧化物，并且相对于贫氧的第二氮化物层是富氧的W减少其中电 荷陷阱的数目。对于富氧，其意指其中氧在富氧的第一氮化物层616a中的浓度是从约15% 到约40%，然而氧在贫氧的第二氮化物层61化中的浓度少于约5%。
[0087]在一个实施方案中，阻挡介质620还包含氧化物（比如HT0)W提供0NN0结构。沟 道区602和覆盖的0NN0结构可W直接在娃衬底606上形成并且用高功函数栅电极614覆 盖W提供S0NN0S结构。
[008引在某些实施方案（比如图6B中示出的实施方案）中，多层电荷俘获区616还包括