具有相变结构的半导体集成电路器件及其制造方法
【专利说明】具有相变结构的半导体集成电路器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年I月13日提交的申请号为10-2014-0003927的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明构思的各种实施例涉及半导体集成电路器件及其制造方法，并且更具体地，涉及具有相变结构的半导体集成电路器件及其制造方法。
【背景技术】
[0004]随着移动和数字信息通信以及消费电子工业的快速发展，研宄揭示了现存的电子电荷控制设备的局限。因而，需要开发具有除了现有电子电荷设备的概念之外的新概念的新功能存储器件。具体地，需要开发具有大容量、超高速以及超低功率的新一代存储器件以满足对于大容量存储的电子信息设备的需求。
[0005]将电阻材料用作存储媒介的电阻式可变存储器件已被推荐作为新一代存储器件，以及电阻式可变存储器件的典型实例可以包括相变随机存取存储器(PCRAM)、电阻RAM (RRAM)或自旋力矩转移磁阻RAM。
[0006]电阻式可变存储器件可以由开关器件和电阻器件形成，且可以根据电阻器件的状态来储存“O”或“I”的数据值。
[0007]即使在电阻式可变存储器件中，最优先的是通过在有限小的区域中集成尽可能多的存储器单元来改善集成密度。
[0008]当前，PCRAM在限定法(confined method)中使用相变材料层(用作电阻器件)。限定法是提前形成相变空间且在限定的相变空间中沉积相变材料层的方法。在美国专利公开号2013/099188中公开了限定法。
[0009]相变材料层通常经由物理气相沉积(PVD)方法形成以控制成分均匀性。
[0010]随着PCRAM中的集成密度的增大，相变空间收窄。因而，难以使用PVD方法在窄的相变空间中沉积相变材料层。如公知，PVD方法在维持沉积材料的成分均匀性方面是有利的，但PVD方法具有较差的间隙填充特性。
[0011 ] 已经提出了使用原子层沉积(ALD)来沉积相变材料层的技术。与PVD方法相比，ALD方法具有良好的间隙填充特性，但ALD方法在相变材料层的均匀性以及相变材料层和下电极之间的界面特性方面不利。
【发明内容】
[0012]示例性实施例提供了一种制造半导体集成电路器件的方法。该方法可以包括:提供包括下电极的半导体衬底；在半导体衬底上顺序层叠多个相变材料层；以及以台阶形式来将层叠的多个相变材料层图案化以形成相变结构。
[0013]在另一个示例性实施例中，该方法可以包括:提供具有下电极的半导体衬底；通过物理气相沉积(PVD)来在半导体衬底上顺序层叠多个相变材料层(每个具有不同的材料特性)；以及基于不同的材料特性来将层叠的多个相变材料层图案化以形成相变结构。
[0014]在以下标题为“【具体实施方式】”的部分来描述这些和其他特征、方面和实施例。
【附图说明】
[0015]结合附图从以下详细描述中将更清楚地理解本公开的主题的以上和其他方面、特征和优点，在附图中:
[0016]图1至图5是说明根据本发明构思的示例性实施例的制造半导体集成电路器件的方法的截面图；
[0017]图6是说明根据本发明构思的示例性实施例的半导体集成电路器件的截面图；
[0018]图7至图14是说明根据本发明构思的示例性实施例的制造半导体集成电路器件的方法的截面图；
[0019]图15是说明根据本发明构思的示例性实施例的半导体集成电路器件的立体图；
[0020]图16是说明根据本发明构思的示例性实施例的微处理器的框图；
[0021]图17是说明根据本发明构思的示例性实施例的处理器的框图；以及
[0022]图18是根据本发明构思的实施例的系统的框图。
【具体实施方式】
[0023]将参照附图更详细地描述示例性实施例。这里参照示例性实施例(以及中间结构)的截面示意图示来描述示例性实施例。为了使得实施例应用于实践，形状和尺寸的变化相对于附图中所示的实施例可以预期。这些变化对于给定制造方法是正常的或可以来自于本发明的范围和精神内的设计变化。因而，示例性实施例不应当被解释为限制所示的区域的特定形状，而可以包括例如由于制造引起的形状上的偏差。在附图中，为了清楚，层和区域的长度和尺寸可以被夸大。在本公开中，附图标记直接对应于本发明的各种附图和实施例中的相同标记的部分。应当理解的是，本公开中的“上”和“之上”的含义应当以最宽泛的方式来解释，使得“上”不仅表示“直接在某物上”，还表示在某物上且其间有中间特征或层的意思。还应注意到，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，而且还表示一个部件经由中间部件与另一个部件间接耦接的意思。另外，只要未被特意提及，单数形式可以包括复数形式。
[0024]本文参照截面图示和/或平面图示来描述本发明构思的实施例。然而，本发明构思的示例性实施例不应当被解释为限制本发明构思。本领域中的普通技术人员将理解的是，在不脱离本发明构思的原理和精神的情况下，在这些示例性实施例中可以作出变化。
[0025]参见图1，层间绝缘层115形成在半导体衬底110上。尽管在图1中未示出，开关器件可以经由已知方法形成在半导体衬底110和层间绝缘层115之间。可以通过刻蚀层间绝缘层115的预定部分来形成下电极区(未示出)。导电材料填充在下电极区以形成下电极120。下电极120的形成可以经由各种方法形成。
[0026]第一相变材料层125、第二相变材料层130和第三相变材料层135被顺序沉积在形成有下电极120的层间绝缘层115上。例如，在第一刻蚀条件下，第一相变材料层125可以具有与第二相变材料层130相同的刻蚀速率，而在与第一刻蚀条件不同的第二刻蚀条件下，第一相变材料层125可以具有比第二相变材料层130的刻蚀速率大的刻蚀速率。在特定刻蚀条件下，第二相变材料层130可以具有比第三相变材料层135的刻蚀速率大的刻蚀速率。换言之，第一相变材料层125、第二相变材料层130和第三相变材料层135可以根据刻蚀条件(例如，刻蚀溶液或温度)具有不同刻蚀选择性。第一刻蚀条件可以是各向异性干法蚀刻条件，以及第二刻蚀条件可以是干法或湿法蚀刻条件。此外，可以例如经由其成分比的变化来控制相变材料层的刻蚀速率。可以例如经由PVD方法来形成第一相变材料层125、第二相变材料层130和第三相变材料层135以保持成分均匀性。第一相变材料层125、第二相变材料层130和第三相变材料层135可以具有相同厚度或不同厚度。上电极层140沉积在第三相变材料层135上。
[0027]参见图2，上电极层140、第三相变材料层135、第二相变材料层130以及第一相变材料层125被初步刻蚀以形成上电极140a和初步相变结构PPC，该初步相变结构PPC包括均具有与上电极140a相同的宽度的第一相变图案125a、第二相变图案130a和第三相变图案135a。可以在第一刻蚀条件下(例如，在以相同刻蚀速率来刻蚀第一相变材料层125、第二相变材料层130和第三相变材料层135的条件下)来执行初步刻蚀。
[0028]参见图3，初步相变结构PPC经历主刻蚀。可以在第二刻蚀条件下执行主刻蚀，例如，在第一相变图案125a和第二相变图案130a比第三相变图案135a被刻蚀得更多的条件下。因此，形成具有以台阶形式减少的线宽的相变结构PC。附图标记125b、130b和135b表示形成相变结构PC的第一相变图案至第三相变图案。
[0029]参见图4，保护层145形成在相变结构PC的表面、层间绝缘层115的表面和下电极120的表面上。保护层145可以包括例如氮化硅层或氧化硅层。可替选地，保护层145可以包括金属氧化物层、金属氮化物层或氮化物层以形成与相变图案并行的电阻器。在一些情况下，保护层145可以被部分地去除以暴露出层间绝缘层115。
[0030]参见图5，相变结构PC之间的空间被绝缘层150填充。这时，由于相变结构PC的纵横比，空隙(air void) 155可以形成在绝缘层150中。由于空隙155具有高介电常数，所以空隙可以用作气隙(air gap)而充当绝缘层。空隙155具有低导热率，且还可以执行绝热层的功能。随后，将绝缘层150平坦化以暴露出上电极140a的表面。
[0031]在上