一种分栅功率器件的制造方法
【技术领域】
[0001]本发明属于半导体功率器件制造技术领域，特别是涉及一种分栅功率器件的制造方法。
【背景技术】
[0002]随着微电子技术的不断发展，半导体功率器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。分栅功率器件可以减小控制栅与漏区之间的寄生电容，降低器件的动态功耗并提高开关速度，已成为半导体功率器件的优选结构。现有典型的分栅功率器件的制造方法，包括:先在衬底外延层100内形成控制栅凹槽，之后通过先淀积导电层再回刻的方法在控制栅凹槽的两侧分别形成控制栅105，如图1a所示。接下来，通过先淀积绝缘薄膜再回刻方法覆盖控制栅105形成绝缘薄膜侧墙201，然后沿着绝缘薄膜侧墙201的边沿刻蚀衬底外延层以形成分栅凹槽，如图1b所示。
[0003]现有典型的分栅功率器件的制造方法存在的问题是:首先控制栅105的横向宽度较窄，增加了控制栅接触孔的刻蚀难度；其次在通过回刻的方法形成绝缘薄膜侧墙201的过程中，位于控制栅105上部的绝缘薄膜侧墙部分容易被刻蚀，难以起到保护控制栅105的作用，由此使得分栅功率器件的制造工艺难以控制，成品率低。
[0004]本申请人提出的中国专利申请201510182461.X公开了 “一种沟槽式分栅功率器件的制造方法”，该方法虽然有利于保证沟槽式分栅功率器件制造工艺的稳定性和提高器件的成品率，但还存在以下问题:首先在刻蚀形成分栅凹槽前需要先形成绝缘薄膜侧墙以保护控制栅，这增加了工艺复杂度；其次控制栅与分栅之间的绝缘层较薄，如果控制栅电极接触孔出现对准偏差，会对器件的可靠性造成影响。
【发明内容】
[0005]本发明的目的是为克服现有技术的不足而提出一种分栅功率器件的制造方法，本发明能够保证分栅功率器件的制造工艺稳定可靠、易于控制、成品率高。
[0006]根据本发明提出的一种分栅功率器件的制造方法，包括具体步骤:
[0007]步骤一:首先在第一种掺杂类型的漏区的上部形成第一种掺杂类型的衬底外延层，然后在所述衬底外延层的上部形成第一绝缘薄膜，之后进行第一道光刻，然后对所述第一绝缘薄膜进行刻蚀，在所述第一绝缘薄膜的内部形成第一绝缘薄膜的开口 ；
[0008]步骤二:以所述第一绝缘薄膜为掩膜刻蚀所述衬底外延层，在所述衬底外延层的内部形成控制栅凹槽，该控制栅凹槽的两侧边沿延延伸至所述第一绝缘薄膜的开口的两侧的第一绝缘薄膜的下部，形成位于所述第一绝缘薄膜的下部的横向凹陷；
[0009]其特征是在上述步骤一和步骤二的基础上，还依次包括如下步骤:
[0010]步骤三:在所述控制栅凹槽的表面形成第二绝缘薄膜，之后淀积第一导电薄膜，该第一导电薄膜至少填满所述控制栅凹槽两侧的位于所述第一绝缘薄膜的下部的横向凹陷；
[0011]步骤四:首先刻蚀位于所述第一绝缘薄膜上部的所述第一导电薄膜，之后沿着所述第一绝缘薄膜的开口的边沿继续刻蚀所述第一导电薄膜，在所述控制栅凹槽的两侧形成控制栅；
[0012]步骤五:首先对暴露出的所述控制栅凹槽表面的第二绝缘薄膜进行刻蚀，之后以所述第一绝缘薄膜为掩膜继续刻蚀所述衬底外延层，在所述衬底外延层的内部形成分栅凹槽；
[0013]步骤六:在所述控制栅以及分栅凹槽的表面形成第三绝缘薄膜；
[0014]步骤七:淀积第二导电薄膜并回刻，在所述分栅凹槽内部形成分栅，所述分栅的表面略低于所述衬底外延层的表面；
[0015]步骤八:首先对所述第三绝缘薄膜和第一绝缘薄膜进行刻蚀，然后进行第二种掺杂类型的离子注入，在所述衬底外延层内形成沟道区；
[0016]步骤九:首先进行第二道光刻，之后进行第一种掺杂类型的离子注入，在所述衬底外延层内形成源区；
[0017]步骤十:淀积第四绝缘薄膜，之后进行第三道光刻，然后对所述第四绝缘薄膜进行刻蚀以形成接触孔，然后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
[0018]步骤十:进行第四道光刻，之后刻蚀所述金属层以分别形成源电极、控制栅电极和分栅电极，最后进行钝化层的淀积、图形转移和刻蚀，从而形成分栅功率器件。
[0019]本发明的一种分栅功率器件的制造方法的进一步优选方案是:
[0020]本发明所述第一绝缘薄膜的材质为氧化硅或氮化硅。
[0021]本发明所述第二绝缘薄膜的材质为氧化硅。
[0022]本发明所述第三绝缘薄膜的材质为氧化硅，其厚度范围为200纳米-1000纳米。
[0023]本发明所述第四绝缘薄膜的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。
[0024]本发明所述控制栅为多晶硅栅或金属栅。
[0025]本发明所述第二导电薄膜的材质为多晶硅。
[0026]在上述本发明及其任一项优选方案中，所述第一种掺杂类型为η型掺杂，所述第二种掺杂类型为P型掺杂；或者所述第一种掺杂类型为P型掺杂，所述第二种掺杂类型为η型惨杂。
[0027]本发明与现有技术相比其显著优点在于:本发明的一种分栅功率器件的制造方法是在刻蚀形成控制栅后，直接以第一绝缘薄膜为掩膜刻蚀衬底外延层以形成分栅凹槽，在该刻蚀过程中，控制栅会被部分刻蚀，使得控制栅的宽度减小，从而提高了对控制栅电极接触孔的刻蚀精度要求；分栅凹槽形成后直接淀积一层厚的第三绝缘薄膜以覆盖控制栅和分栅凹槽的表面，以减小控制栅电极接触孔对准偏差造成的影响，从而能够降低控制栅电极接触孔的刻蚀精度要求，使得整个工艺过程简单可靠、易于控制，可大大提高分栅功率器件的成品率。本发明提出的一种分栅功率器件的制造方法特别适用于25V-200V半导体功率器件的制造。
【附图说明】
[0028]图1a和图1b为现有典型的一种分栅功率器件的制造方法的局部工艺流程示意图。
[0029]图2至图9为本发明提出的一种分栅功率器件的制造方法的一个实施例的工艺流程不意图。
【具体实施方式】
[0030]下面将结合附图和实施例对本发明的【具体实施方式】作进一步的详细说明。
[0031]为方便说明，在附图中放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管所示附图并不完全准确地反映出器件的实际尺寸，但是它们还是完整地反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。以下所述本发明的实施例不应被认为仅限于附图中所示区域的特定形状，而是包括所得到的形状，如制造引起的偏差等。
[0032]结合图2至图9，本发明提出的一种分栅功率器件的制造方法的一个实施例的工艺过程具体包括:
[0033]首先，如图2所示，首先在第一种掺杂类型的漏区300的上部形成第一种掺杂类型的衬底外延层301，然后在衬底外延层301的上部形成第一绝缘薄膜400，之后进行第一道光刻工艺定义出控制栅凹槽的位置，然后刻蚀第一绝缘薄膜400，在第一绝缘薄膜400的内部形成第一绝缘薄膜的开口 410。
[0034]第一绝缘薄膜400的材质为氧化硅或氮化硅，在本实施例中以氧化硅为例；第一种掺杂类型为η型掺杂或者P型掺杂。
[0035]接下来，如图3所示，以第一绝缘薄膜400为掩膜刻蚀衬底外延层301，在衬底外延层301的内部形成控制栅凹槽500 ;在该步骤的刻蚀工艺中，通过增加横向的刻蚀可形成控制栅凹槽500两侧的位于第一绝缘薄膜400下部的横向凹陷，该横向凹陷的横向宽度为a。
[0036]接下来，如图4所示，首先在控制栅凹槽的表面形成第二绝缘薄膜302，然后覆盖所形成的结构淀积第一导电薄膜600，该第一导电薄膜600应至少填满控制栅凹槽500两侧的位于第一绝缘薄膜400