e15Cm_2。对于NMOS区而言，所述LDD注入的掺杂离子可以是磷离子或者砷离子等。当第二低掺杂离子注入的掺杂离子为磷离子时，离子注入的能量范围为l_20keV，离子注入的剂量为1.0Xe14-L 0Xe15cm_2。当第二低掺杂离子注入的掺杂离子为砷离子时，离子注入的能量范围为2-35keV，离子注入的剂量为1.0 X e14-l.0 X e15cm_2。实施所述LDD注入之前或者同时，可选地，实施预非晶化注入(PAI)，以降低短沟道效应，所述预非晶化注入的注入离子包括锗、碳等III族和V族离子。
[0033]接着，如图2D所示，沉积形成第一蚀刻阻挡层205，覆盖氧化物层203和偏移侧墙204’。在本实施例中，所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。第一蚀刻阻挡层205的构成材料优选氮化硅。需要说明的是，在形成第一蚀刻阻挡层205之前，可以先形成一薄层氧化物层，以缓冲第一蚀刻阻挡层205对伪栅极结构202的应力作用，为了简化，图示中未示出所述薄层氧化物层。
[0034]接着，如图2E所示，在PMOS区的将要形成源/漏区的部分中形成嵌入式锗硅层206，并在嵌入式锗硅层206的顶部形成帽层207。
[0035]在本实施例中，形成嵌入式锗硅层206的工艺步骤包括:通过旋涂、曝光、显影等工艺形成仅覆盖NMOS区的图案化的光刻胶层；以所述光刻胶层为掩膜，通过干法蚀刻和湿法蚀刻在PMOS区的将要形成源/漏区的部分中形成Σ状凹槽；采用灰化工艺去除所述光刻胶层；通过选择性外延生长工艺在Σ状凹槽中形成嵌入式锗硅层206，所述选择性外延生长工艺可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种，在实施所述选择性外延生长之前，还需执行预清洗过程，以去除所述Σ状凹槽中的蚀刻残留物和杂质，从而利于所述锗硅的生长，所述预清洗过程采用的清洗液可以是氨水、双氧水和水的混合物(SCl)以及稀释的氢氟酸(DHF)的组合，也可以是臭氧水、SCl和DHF的组合。
[0036]在本实施例中，采用原位外延生长工艺形成帽层207，即形成帽层207所采用的外延生长工艺与形成嵌入式锗硅层206所采用的外延生长工艺在同一个反应腔室中进行，作为示例，帽层207的构成材料为硅。
[0037]接着，如图2F所示，通过蚀刻去除第一蚀刻阻挡层205。在本实施例中，所述蚀刻为湿法蚀刻。由于氧化物层203的存在，实施上述蚀刻之后，位于PMOS区上的硬掩蔽层202c只被去除一小部分。
[0038]接着，如图2G所示，沉积形成第二蚀刻阻挡层208，覆盖半导体衬底200、偏移侧墙204’和硬掩蔽层202c。在本实施例中，所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。第二蚀刻阻挡层208的构成材料优选氮化硅。需要说明的是，在形成第二蚀刻阻挡层208之前，可以先形成一薄层氧化物层，以缓冲第二蚀刻阻挡层208对伪栅极结构202的应力作用，为了简化，图示中未示出所述薄层氧化物层。
[0039]接着，如图2H所示，在NMOS区的将要形成源/漏区的部分中形成嵌入式碳硅层209，并在嵌入式碳硅层209的顶部形成另一帽层210。
[0040]在本实施例中，形成嵌入式碳硅层209的工艺步骤包括:通过旋涂、曝光、显影等工艺形成仅覆盖PMOS区的图案化的光刻胶层；以所述光刻胶层为掩膜，通过干法蚀刻和湿法蚀刻在NMOS区的将要形成源/漏区的部分中形成U形凹槽；采用灰化工艺去除所述光刻胶层；通过选择性外延生长工艺在U形凹槽中形成嵌入式碳硅层209，所述选择性外延生长工艺可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种，在实施所述选择性外延生长之前，还需执行预清洗过程，以去除所述U形凹槽中的蚀刻残留物和杂质，从而利于所述锗硅的生长，所述预清洗过程采用的清洗液可以是氨水、双氧水和水的混合物(SCl)以及稀释的氢氟酸(DHF)的组合，也可以是臭氧水、SCl和DHF的组合。
[0041]在本实施例中，采用原位外延生长工艺形成帽层207，即形成帽层207所采用的外延生长工艺与形成嵌入式碳硅层209所采用的外延生长工艺在同一个反应腔室中进行，作为示例，帽层207的构成材料为硅。
[0042]接着，如图21所示，通过蚀刻去除第二蚀刻阻挡层208。在本实施例中，所述蚀刻为湿法蚀刻。由于氧化物层203的存在，实施上述蚀刻之后，位于NMOS区上的硬掩蔽层202c只被去除一小部分。由此，相对现有技术而言，根据本发明提出的方法，实施上述蚀刻之后，可以避免偏移侧墙204’的高度的大幅减低，进而确保伪栅极结构202的高度可以达到预设的要求，保证后续形成的高k-金属栅极的性能。
[0043]至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括:形成源/漏区；实施应力记忆技术；去除伪栅极结构202，在留下的沟槽内形成高k-金属栅极；形成接触孔，并在接触孔的底部形成自对准硅化物；在接触孔中形成接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于实施器件封装时的引线键合。
[0044]参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
[0045]在步骤301中，提供半导体衬底，在半导体衬底上形成有伪栅极结构，在伪栅极结构的顶部形成有硬掩蔽层；
[0046]在步骤302中，采用原子层沉积工艺依次形成氧化物层和氮化硅层，覆盖半导体衬底、伪栅极结构和硬掩蔽层；
[0047]在步骤303中，蚀刻氮化硅层而形成偏移侧墙；
[0048]在步骤304中，在半导体衬底的将要形成源/漏区的部分中形成嵌入式外延层。
[0049]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的顶部形成有硬掩蔽层； 采用原子层沉积工艺依次形成氧化物层和氮化硅层，覆盖所述半导体衬底、所述伪栅极结构和所述硬掩蔽层； 蚀刻所述氮化硅层而形成偏移侧墙； 在所述半导体衬底的将要形成源/漏区的部分中形成嵌入式外延层。2.根据权利要求1所述的方法，其特征在于，所述蚀刻对所述氮化硅层和所述氧化物层具有高蚀刻选择比。3.根据权利要求1所述的方法，其特征在于，实施所述蚀刻之后，还包括实施LDD注入的步骤，以分别在所述半导体衬底中形成LDD。4.根据权利要求3所述的方法，其特征在于，在实施所述LDD注入之前或者同时，还包括实施预非晶化注入的步骤，以降低短沟道效应。5.根据权利要求1所述的方法，其特征在于，对于所述半导体衬底中的PMOS区而言，所述外延层为外延锗硅层；对于所述半导体衬底中的NMOS区而言，所述外延层为外延碳硅层。6.根据权利要求5所述的方法，其特征在于，形成所述外延锗硅层的步骤包括:沉积形成第一蚀刻阻挡层，覆盖所述氧化物层和所述偏移侧墙；形成仅覆盖所述NMOS区的图案化的光刻胶层；以所述光刻胶层为掩膜，通过干法蚀刻和湿法蚀刻在所述PMOS区的将要形成源/漏区的部分中形成Σ状凹槽；采用灰化工艺去除所述光刻胶层；通过选择性外延生长工艺在所述Σ状凹槽中形成所述嵌入式锗硅层；去除所述第一蚀刻阻挡层。7.根据权利要求5所述的方法，其特征在于，形成所述外延碳硅层的步骤包括:沉积形成第二蚀刻阻挡层，覆盖所述半导体衬底、所述偏移侧墙和所述硬掩蔽层；形成仅覆盖所述PMOS区的图案化的光刻胶层；以所述光刻胶层为掩膜，通过干法蚀刻和湿法蚀刻在所述NMOS区的将要形成源/漏区的部分中形成U形凹槽；采用灰化工艺去除所述光刻胶层；通过选择性外延生长工艺在所述U形凹槽中形成所述嵌入式碳硅层；去除所述第二蚀刻阻挡层。8.根据权利要求1所述的方法，其特征在于，在所述嵌入式外延层的顶部形成有帽层。9.根据权利要求1所述的方法，其特征在于，所述伪栅极结构包括自下而上层叠的牺牲栅极介电层和牺牲栅极材料层。10.根据权利要求1所述的方法，其特征在于，所述半导体器件为CMOS。
【专利摘要】本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有伪栅极结构，在伪栅极结构的顶部形成有硬掩蔽层；采用原子层沉积工艺依次形成氧化物层和氮化硅层，覆盖半导体衬底、伪栅极结构和硬掩蔽层；蚀刻氮化硅层而形成偏移侧墙；在半导体衬底的将要形成源/漏区的部分中形成嵌入式外延层。根据本发明，形成嵌入式外延层后，可以避免偏移侧墙的高度的大幅减低，进而确保伪栅极结构的高度可以达到预设的要求，保证后续形成的高k-金属栅极的性能。
【IPC分类】H01L21/8238
【公开号】CN104952798
【申请号】CN201410116344
【发明人】丁士成
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月30日
【申请日】2014年3月26日