一种三维集成电路器件结构及其制备方法
【技术领域】
[0001 ] 本发明属于集成电路技术领域，尤其涉及一种三维集成电路器件结构及其制备方 法。
【背景技术】
[0002] 集成电路IC(IntegratedCircuit)的未来取决于3-D(three_Dimensional，三 维）结构，多层1C电路不仅具有SOI器件的优点还有具备如通过垂直互连缩减互连长度、 减小芯片面积、降低RC延时、提高电路集成度等优点。
[0003] 3-D集成电路是采用器件层逐次叠加的结构，相邻层之间通过绝缘薄膜进行隔离。 目前发展三维技术的挑战有：
[0004] 在绝缘材料上制作高质量的单晶硅形成器件中的第二层或更高层。目前的制备方 法一般是激光再结晶技术和选择性外延过生长技术。但是这些方法都极其复杂，易引起位 错缺陷。最新发现一种方法是用锗离子侧向再结晶多晶硅薄膜，但此种方法的晶粒尺寸被 限定为几微米。
[0005] 目前还出现了一种新型的再结晶方法--金属诱导侧面晶化（MetalInduced LateralCrystallization,MILC)，它是通过形成薄膜场效应晶体管（ThinFilm Transistor:TFT)的方式制造高质量的Si膜。首先，在娃片上淀积3000A的低温 Si02(LowTemperatureOxide,LT0)，随后在温度550°C下淀积l〇〇〇A非晶娃，然后在相 邻要晶体化的区域结开一个狭长沟槽，并在结构表面淀积一薄层约100ANi，在此步骤中 需特别注意沟槽的底面和侧壁。在温度550°C下持续25个小时进行侧面晶体化，由于非晶 硅晶体化作用于沟槽的每一个面，以至于已晶体化的和非晶硅的表面以每小时2.5A的速 度从沟槽消除。当Ni和LT0被完全去除后，硅片在900 °C快速退火30分钟以扩大硅粒尺寸。 此技术一般被用来制作NM0S和PM0S场效应晶体管。在一个单晶粒中，如果晶粒尺寸足够 大，则大部分的器件都具有1微米沟道长度和沟道方向垂直于沟槽的长度方向的特性。但 是，在一个单晶粒中，由于晶界无序存在，即使沟道长度短如1微米，长沟道器件不能完全 形成，沟道长度方向也不能完全的与沟槽长度方向相平行。
【发明内容】
[0006] 本发明所要解决的技术问题在于提供一种三维集成电路及其制备方法，旨在提供 一种可在底层制作上制作电子电路元器件，同时也可以制造无数层电路元器件的三维集成 电路制备方法和三维集成电路结构。
[0007] 本发明是这样实现的，一种三维集成电路器件结构的制备方法，包括以下步骤：
[0008] 步骤A，提供底层；
[0009] 步骤B，在所述底层形成一非晶形半导体层，对所述非晶形半导体层进行金属诱导 侧面晶体化处理，并据此制作第一电子电路元件层；
[0010] 步骤C，在第i电子电路元件层上形成一钝化氧化层，在所述钝化氧化层上制作第 i+1电子电路元件层；其中，i为自然数且初始值为1;
[0011] 步骤D，将所述第i+l电子电路元件层中的每一电子电路元件电连接至所述之前 形成的所有电子电路元件层的相应电子电路元件；
[0012] 步骤E，以i的步长为1的方式重复执行步骤B至步骤D，直至制作出目标层数的 集成电路。
[0013] 进一步地，步骤B具体包括：
[0014] 步骤B1，在所述底层上形成一非晶形半导体层；
[0015] 步骤B2,除去部分所述的非晶形半导体层，在预定位置形成若干硅岛；
[0016] 步骤B3,对每个硅岛执行金属诱导侧面晶体化处理，使每个硅岛形成独立的半导 体晶体；
[0017] 步骤B4,在所述半导体晶体上制作至少一个电子电路元件。
[0018] 进一步地，步骤B2具体包括：
[0019] 在所述非晶形半导体层的预定位置去除预定规格的非晶形半导体，以形成若干沟 槽，所述沟槽之间的部分即为硅岛。
[0020] 进一步地，步骤B2还包括在每一条所述沟槽上淀积金属形成若干金属带的过程， 所述金属带连接所述非晶形半导体，所述若干金属带形成金属带区；
[0021] 步骤B3中，所述金属诱导侧面晶体化处理过程包括：
[0022] 第一退火阶段，在设定的第一退火温度和第一退火时间内，凭借每条金属带在每 一金属带区的决定区域的单边形成一独立的半导体晶体；
[0023] 第二退火阶段，包括第二退火温度和第二退火时间，所述第二退火温度高于所述 第一退火温度，所述第二退火时间短于所述第一退火时间。
[0024] 进一步地，所述金属带的长度小于所需制作的半导体晶体的宽度。
[0025] 本发明还提供一种三维集成电路器件结构，所述三维集成电路器件结构是由权利 要求1至5中任一项所述的方法制成的。
[0026] 本发明与现有技术相比，有益效果在于：本发明能够简单灵活的制作电子电路元 器件，同时也可以制造无数层电路元器件的3D结构，不再现有技术仅仅只能制造到二层。 本发明所提供的方法不需要使用特殊的制作技术，使用一般的2-D结构相关技术即可。因 为场效应晶体管能够被精确定位在一个晶粒上，我们可以通过对多晶硅薄膜的精确控制来 制备具有单晶特性的晶体管。因此，通过本发明，不但可以解决多晶硅薄膜晶体管较差性能 的问题，也可以在任何已经存在的结构（比如MEMS)上制备一层或更多层的电路元器件。
【附图说明】
[0027] 图1是本发明实施例提供的一种三维集成电路的制备方法的工艺流程图。
[0028] 图2是本发明实施例提供的第一技术的结构示意图。
[0029] 图3是本发明实施例提供的第二技术的结构示意图。
[0030]图4是图3提供的第二技术的详细结构示意图。
[0031]图5是本发明实施例所制造的场效应晶体管的特性图。
[0032]图6是图5提供的场效应晶体管的与现有技术制造的场效应晶体管的性能比较 表。
[0033] 图7是本发明实施例制造的电子电路元件的使用示意图。
【具体实施方式】
[0034] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0035] 如图1所示，为一种三维集成电路的制备方法的工艺流程图。
[0036] 首先，在硅片1上生长或淀积一绝缘氧化层3,再在绝缘氧化层3上生长一层薄的 非晶硅层5,如图1(a)所示。在后续处理中非晶硅层5可以在预定形成电子电路元件的位 置建立硅（Si)岛11，其比预期的场效应晶体管的面积稍大。
[0037] 然后在结构表面生长一层低温氧化层（LTO) 7。去除部分LTO,淀积一金属层9,如 图1 (b)所示。去除特定位置的LTO使金属层9与非晶硅层5接触，可初始化侧向晶体化的 过程。去除的LTO为细长型，每一个都形成了一沟槽（trench)。所述沟槽在纵向方向延伸， 形成特定的长度，如图1(b)所示。从图中可以看出金属层9填充了LTO的沟槽区，但是实 际应用中，所述金属层9的金属只覆盖所述沟槽的较低表面和侧壁。
[0038] 金属诱导侧面晶体化过程中的第一退火阶段，一般取中间温度550°C-625°C，持 续一个小时或多个小时，进行金属诱导侧面晶体化后去除金属层9。对已晶体化的非晶硅层 5进行曝光和光刻，形成Si岛11，如图1(c)所示。
[0039] 然后在温度700°C-1100°C下，进行第二退火阶段，相对第一退火阶段，持续的时 间较短，如900°C下只需要持续30分钟或1个小时。在具体应用中，第二退火阶段也可以在 曝光已晶体化的非晶硅层5之前进行。
[0040] 接下来的工艺流程类似于传统SOI的制造方法，在硅岛11制作电路元件2、4,如图 1(d)所示。电路元件2、4中两个n+区分别是源区和漏区，p-区为沟道区。沟道区上覆盖 一薄绝缘氧化层，然后在绝缘氧化层上淀积多晶硅栅。具体应用中，如果在硅岛11上的绝 缘氧化层是通过生长而不是淀积形成的，那它将比已知的形成方式具备更好的质量。
[0041] 进一步工艺流程包括光刻多晶硅栅形成一个或多个栅和生长钝化氧化层13。如果 制造的器件尺寸与硅岛11的晶粒尺寸相比拟，则器件的性能与在单晶硅上制造的M0SFET相似，优于其他制造方式的TFT的性能。
[0042]下面进行化学机械抛光CMP(Chemical-MechanicalPolish)，平坦化钝化氧化层 13如图1(d)所示。钝化氧化层13层的上表面构成的电子电路元件层的工艺对应于上面 描述的工艺进行。重复上面的工艺过程，然后使用传统方法制作金属接触15,其结构如图 1(e)。其具有第二层（图中B)的电路元件6,其上覆盖