具有穿通电极的半导体器件及其制造方法和半导体封装体的制作方法
【专利说明】具有穿通电极的半导体器件及其制造方法和半导体封装体
[0001]相关申请的交叉引用
[0002]本申请要求2014年3月28日提交的申请号为10-2014-0036525的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及具有穿通电极的半导体器件、其制造方法以及包括其的半导体封装体。
【背景技术】
[0004]随着更小、高性能的电子产品的发展，越来越需要具有大存储容量的超小型半导体器件。可以将多个半导体芯片组装在单个半导体封装体中以增加半导体器件的数据存储容量。即，利用多芯片封装技术可以容易地增加半导体器件的数据存储容量。
[0005]然而，虽然多芯片封装技术可以增加半导体器件的数据存储容量，但随着半导体芯片的数量增加，难以在多芯片封装体中的多个半导体芯片之间获得用于电连接的足够空间。近来，已经提出了穿通硅通孔(TSV)来解决多芯片封装技术的限制。可以在晶片级将TSV形成为穿通多个芯片，并且可以通过TSV将层叠在封装体中的芯片彼此电连接和物理连接。因此，如果在封装体中使用TSV，则可以改善封装体的性能和存储容量。
【发明内容】
[0006]各种实施例针对一种具有穿通电极的半导体器件、其制造方法以及包括其的半导体封装体。
[0007]根据一些实施例，一种半导体器件包括:半导体层，其具有第一表面和第二表面；穿通电极，其穿通半导体层以在半导体层的第二表面之上具有突出预定高度的突出部分；前侧凸块，其设置在半导体层的第一表面上且与穿通电极电耦接；钝化图案，其包括第一绝缘图案和第二绝缘图案，所述第一绝缘图案包围穿通电极的突出部分的侧壁并且延伸至半导体层的第二表面上，所述第二绝缘图案覆盖第一绝缘图案并且具有相对于第一绝缘图案的刻蚀选择性；以及后侧凸块，其覆盖穿通电极的突出部分的端面并且延伸至钝化图案上。
[0008]根据另外的实施例，一种半导体器件包括:半导体层，其具有第一表面和第二表面；穿通电极，其穿通半导体层以在半导体层的第二表面之上具有突出预定高度的突出部分；前侧凸块，其设置在半导体层的第一表面上并且与穿通电极电连接；钝化图案，其包围穿通电极的突出部分的侧壁并且延伸至半导体层的第二表面上；以及后侧凸块，其覆盖穿通电极的突出部分的端面并且延伸至钝化图案上。钝化图案在后侧凸块之下的位置处具有第一厚度，以及在半导体层的第二表面上的与后侧凸块不重叠的位置处具有第二厚度。
[0009]根据另外的实施例，一种制造半导体器件的方法包括:提供包括穿通电极的晶片和形成在晶片的第一表面上并且与穿通电极电连接的前侧凸块；将晶片的第二表面凹陷以形成穿通电极的从晶片的凹陷的第二表面突出预定高度的突出部分；形成包围穿通电极的突出部分的侧壁并且覆盖晶片的凹陷的第二表面的钝化图案；以及形成覆盖穿通电极的突出部分并且延伸至钝化图案上的后侧凸块。钝化图案被形成为包括具有不同刻蚀速率的至少两种绝缘图案。
[0010]根据另外的实施例，一种半导体封装体包括:封装体衬底、安装在封装体衬底上的第一半导体芯片、以及层叠在第一半导体芯片的与封装体衬底相对的表面上的至少一个另外的半导体芯片。第一半导体芯片和所述至少一个另外的半导体芯片中的每个包括:半导体层；穿通电极，其穿通半导体层以具有从半导体层的后侧表面突出的突出部分；前侧凸块，其设置在半导体层的前侧表面上并且与穿通电极电连接；后侧凸块，其设置在半导体层的后侧表面之上并且与穿通电极的突出部分电连接；以及钝化图案，其包围穿通电极的突出部分的侧壁并且延伸至半导体层的后侧表面上。
【附图说明】
[0011]根据附图和所附详细描述，本公开的实施例将变得更加明显，在附图中:
[0012]图1是说明根据一个实施例的半导体器件的截面图；
[0013]图2是说明根据另一个实施例的半导体器件的截面图；
[0014]图3至图12是说明根据一个实施例的制造半导体器件的方法的截面图；以及
[0015]图13是说明根据一些实施例的包括半导体器件的半导体封装体的截面图；
[0016]图14是说明根据一个实施例的包括封装体的电子系统的框图；
[0017]图15是说明根据一个实施例的包括封装体的另一个电子系统的框图。
【具体实施方式】
[0018]参见图1，半导体器件包括半导体层10、穿通半导体层10的穿通电极35、设置在半导体层10的第一表面1a上并且与穿通电极35电耦接的前侧凸块29、以及设置在半导体层10的与前侧凸块29相对的第二表面1b上并且与穿通电极35电耦接的后侧凸块59。
[0019]第一表面1a可以对应于半导体层10的与有源区相邻的前侧表面，第二表面1b可以对应于半导体层10的与第一表面1a相对的后侧表面。晶体管的源极/漏极区14设置在与第一表面1a相邻的有源区中，晶体管的栅电极12设置在第一表面1a上。半导体层10的第一表面1a和晶体管的栅电极12被层间绝缘层16覆盖。电路图案18，诸如用于将电信号施加至晶体管的位线，可以设置在层间绝缘层16的与半导体层10相对的表面上。
[0020]穿通电极35可以包括穿通金属电极34,所述穿通金属电极34填充从第一表面1a向第二表面1b穿通半导体层10的通孔30。穿通金属电极34可以包括例如铜材料。穿通电极35还可以包括设置在穿通金属电极34和半导体层10之间的并且包围穿通金属电极34的侧壁的阻挡层32。阻挡层32可以抑制或防止穿通金属电极34中的金属原子扩散至半导体层10中。
[0021]穿通电极35可以包括与半导体层10的第一表面1a相邻的第一端面35a和与半导体层10的第二表面1b相邻的第二端面35b。穿通电极35的第一端面35a可以与电路图案18电连接。电路图案18可以与电连接至外部电路衬底(未示出)的接合焊盘20电连接，并且接合焊盘20可以通过覆盖电路图案18的绝缘层22的开口而暴露。
[0022]前侧凸块29附接至接合焊盘20的暴露部分。前侧凸块29可以包括填充开口 24的金属柱体26和设置在金属柱体26的与接合焊盘20相对的表面上的焊接凸块28。金属柱体26可以包括铜材料。
[0023]穿通电极35的第二端面35b可以从半导体层10的第二表面1b突出预定高度。即，穿通电极35可以具有与半导体层10的第二表面1b相邻的突出部分。穿通电极35的第二端面35b可以接触后侧凸块59。后侧凸块59可以包括顺序地层叠在穿通电极35的第二端面35b上的晶种金属图案50、第一金属层53和第二金属层55。晶种金属图案50可以包括铜材料，第一金属层53可以包括铜材料。第二金属层55可以包括镍材料或金材料。
[0024]钝化图案45可以设置在后侧凸块59和半导体层10之间。钝化图案45可以包围穿通电极35的从半导体层10的第二表面1b突出的突出部分的侧壁，并且可以覆盖后侧凸块59的底表面。即，钝化图案45可以具有与从穿通电极35的突出部分至后侧凸块59的侧壁的距离相对应的第一宽度57。在一些实施例中，钝化图案45可以横向地延伸以覆盖半导体层10的第二表面1b的整个部分。
[0025]钝化图案45可以包括至少两个不同的材料层。例如，钝化图案45可以包括第一绝缘图案39和具有相对于第一绝缘图案39的刻蚀选择性的第二绝缘图案40，并且第一绝缘图案39和第二绝缘图案40顺序地层叠在半导体层10的第二表面1b上。第一绝缘图案39可以包括氮化物层，第二绝缘图案40可以包括具有相对于氮化物层的刻蚀选择性的材料。例如，如果第一绝缘图案39包括氮化物层，则第二绝缘图案40可以包括氧化物层。
[0026]尽管图1说明了钝化图案45包括两层第一绝缘图案39和第二绝缘图案40的实例，但是实施例不局限于此。例如，钝化图案45可以具有多层结构，所述多层结构是以交替的方式重复地层叠至少两个不同的材料层来形成的。后侧凸块59可以具有比穿通电极35的突出部分的平面区域更大的平面区域。即，后侧凸块59可以覆盖穿通电极35的第二端面35b，并且可以在钝化图案45上横向地延伸第一宽度57，有效地增加了后侧凸块超过穿通电极35的宽度的平面区域。
[0027]在一些实施例中，钝化图案45的设置在后侧凸块59之下的部分可以具有第一厚度al，而钝化图案45的位于半导体层10的第二表面1b上的不与后侧凸块59重叠的位置处的部分具有小于第一厚度al的第二厚度Cl。钝化图案45的具有第二厚度Cl的部分的顶表面可以比钝化图案45的具有第一厚度al的部分的顶表面低预定深度bl。因而，后侧凸块59的高度Hl相对于钝化图案45具有一致厚度al的器件增加了预定深度bl。结果，当包括穿通电极35以及凸块29和59的多个半导体层10被垂直地层叠时，由于后侧凸块59具有相对地增加了预定深度bl的高度H1，所以层叠的半导体层10之间的电连接可以更成功。
[0028]参见图2，根据另一个实施例的半导体器件包括半导体层100、穿通半导体层100的穿通电极125、设置在半导体层100的第一表面10a上且与穿通电极125电连接的前侧凸块129、以及设置在半导体层100的与前侧凸块129相对的第二表面10b上且与穿通电极125电连接的后侧凸块160。第一表面10a可以对应于半导体层100的与有源区相邻的前侧表面，而第二表面10b可以对应于半导体层100的与第一表面10a相对的后侧表面。晶体管的源极/漏极区104可以设置在与第一表面10a相邻的有源区中，晶体管的栅电极102可以设置在第一表面10a上。半导体层100的第一表面10a和晶体管的栅电极102可以被层间绝缘层106覆盖，电路图案108可以设置在层间绝缘层106的与半导体层100相对的表面上。
[0029]穿通电极125可以包括填充穿通半导体层100的通孔120的穿通金属电极124。穿通金属电极124可以包括例如铜材料。穿通电极125还可以包括设置在穿通金属电极124和半导体层100之间以包围穿通金属电极124的侧壁的阻挡层122。阻挡层122可以抑制或防止穿通金属电极124中的金属原子扩散至半导体层1