接。因此，位线BL可以沿着与字线WL交叉的方向(例如，X方向)延伸。源极线SL、位线BL、源极接触SCT以及漏极接触DCT通过绝缘层170绝缘。
[0029]包括U形状的沟道膜140以及一对选择线SSL和DSL的多个存储单元串联连接在位线BL和源极线SL之间。多个存储单元形成了存储单元串。
[0030]图2a至图2h是图示根据一个实施例的用于形成非易失性存储器件的方法的截面图。
[0031]参见图2a，在衬底200之上形成绝缘膜210，以及在绝缘膜210之上形成第一管道栅电极层220。在一个实施例中，衬底200是包括单晶硅的半导体衬底，并且可以包括预定的底层结构(未示出)。第一管道栅电极层220可以由诸如掺杂的多晶硅或金属之类的导电材料形成。
[0032]随后，对第一管道栅电极层220选择性地刻蚀以形成多个管道沟槽，例如，图2a中的两个管道沟槽，以及牺牲绝缘膜230填充管道沟槽。在一个实施例中，在平面图中管道沟槽以矩阵形式布置。因而，填充每个管道沟槽的牺牲绝缘膜230可以具有包括X方向的长轴和Y方向的短轴的岛形状。牺牲绝缘膜230可以包括氮化物膜。
[0033]随后，在第一管道栅电极层220和牺牲绝缘膜230之上形成第二管道栅电极层240。第一管道栅电极层220和第二管道栅电极层240可以围绕牺牲绝缘膜230。在一个实施例中，第二管道栅电极层240由与第一管道栅电极层220的导电材料相同的导电材料形成。也就是说，在一个实施例中，第一管道栅电极层220和第二管道栅电极层240都可以由掺杂的多晶硅或金属形成。
[0034]参见图2b，在第二管道栅电极层240之上交替地层叠绝缘膜250和栅电极导电层260。为了方便描述且更好地理解本实施例，把包括交替层叠的绝缘膜250和栅电极导电层260的结构称为栅结构。
[0035]栅结构的顶部和底部可以被绝缘膜250占据，并且绝缘膜250可以由氧化物材料形成。另外，栅电极导电层260可以形成存储单元或者选择晶体管的栅电极，并且可以由诸如掺杂的多晶硅或金属之类的材料形成。
[0036]参见图2c，在设置在栅结构的顶部的绝缘膜250之上形成限定垂直沟道区的掩模图案(未示出)。随后，把掩埋图案用作刻蚀掩模选择性地刻蚀栅结构和第二管道栅电极层240，直到牺牲绝缘膜230暴露为止。结果，在牺牲绝缘膜230之上形成了一对主沟道孔Hlo主沟道孔Hl用来形成沟道层，并且可以布置一对主沟道孔Hl以用于形成在每个管道沟槽中的牺牲绝缘膜230。例如，在图2c中，通过刻蚀栅结构和第二管道栅电极层240形成四个主沟道孔Hl。
[0037]随后，去除牺牲绝缘膜230，牺牲绝缘膜230的顶表面通过一对主沟道孔Hl暴露出来。为了去除牺牲绝缘膜230，可以利用栅结构以及第一管道栅电极层220和第二管道栅电极层240的不同刻蚀选择性来执行湿法刻蚀工艺。结果，在去除了牺牲绝缘膜230的空间中形成用于连接一对主沟道孔Hl中的两个主沟道孔Hl的子沟道孔H2。该对主沟道孔Hl和连接该对中的两个主沟道孔Hl的子沟道孔H2用来形成一个存储单元串。
[0038]参见图2d，沿着一对主沟道孔Hl和子沟道孔H2的内壁顺序形成存储膜270和沟道层280。在一个实施例中，通过顺序地沉积电荷阻挡膜、电荷陷阱膜以及隧道绝缘膜来形成存储膜270。形成隧道绝缘膜以用于电荷隧穿，并且隧道绝缘膜可以包括氧化物膜。形成电荷陷阱膜以便通过俘获电荷来储存数据，并且电荷陷阱膜可以包括氮化物膜。形成电荷阻挡膜以防止电荷陷阱膜中的电荷移动至外部。电荷阻挡膜可以包括具有比电荷陷阱膜高的介电常数(更高的电容率)的氧化物膜。也就是说，在一个实施例中，存储膜270具有三层结构，例如ONO (氧化物-氮化物-氧化物)的结构。沟道层280可以包括用作存储单元和选择晶体管的沟道的部分和用作管道连接晶体管的沟道的部分。沟道层280可以由诸如多晶硅之类的半导体材料形成。
[0039]随后，形成绝缘层290以填充形成有存储膜270和沟道层280的一对主沟道孔Hl和子沟道孔H2的其余部分。绝缘层290可以包括氧化物层或氮化物层。
[0040]参见图2e，将每个主沟道孔Hl中的绝缘层290的上端部部分去除，然后结材料填充去除了绝缘层290的上端部部分，这导致了结的形成。结材料可以包括掺杂的多晶硅。结包括漏极选择晶体管的漏极结300a和源极选择晶体管的源极结300b。在一个实施例中，为了形成存储单元串，在掩埋在该对主沟道孔Hl的一个主沟道孔Hl中的绝缘层290之上形成漏极结300a，并且在掩埋在该对主沟道孔Hl的另一个主沟道孔Hl中的绝缘层290之上形成源极结300b。
[0041 ] 参见图2f，将位于两个相邻主沟道孔Hl之间的栅结构分成两个部分，这是通过在这两个分开的部分之间形成沟槽实现的。沟槽Tl可以形成为缝隙。在一个实施例中，沟槽Tl可以为在Y方向上沿着线延伸的长且相对窄的沟槽。多个沟槽Tl可以彼此平行布置。作为形成沟槽Tl的结果，多个栅电极(字线)260A被形成为围绕在其中设置有存储膜270和沟道层280的主沟道孔H1。栅电极260A沿着Y方向延伸。绝缘膜图案250A可以插设在两个相邻的栅电极260A之间，因而形成了绝缘膜图案250A和栅电极260A交替的层叠结构。栅电极260A可以包括选择线SSL和DSL。在多个栅电极260A之中，位于栅结构最上面位置处的栅电极260A可以用作选择线SSL和DSL。因此，在栅电极260A与该对主沟道孔Hl之间的交叉区域形成了存储单元串的存储单元晶体管和选择晶体管。特别地，位于栅结构中围绕该对主沟道孔Hl的一个主沟道孔Hl的最上面位置处的栅电极260A用作源极选择线SSL，而位于栅结构中围绕该对主沟道孔Hl的另一个主沟道孔Hl的最上面位置处的另一栅电极260A用作漏极选择线DSL。
[0042]随后，将绝缘层310形成为填充设置在栅结构的这两个分开的部分之间的沟槽Tl。绝缘层310可以包括氧化物层或氮化物层。绝缘层310使栅结构的这两个部分彼此隔离。
[0043]参见图2g，在包括绝缘膜图案250A和栅电极260A的栅结构之上形成层间绝缘层320，并且在层间绝缘层320之上形成限定源极接触区和源极线阻挡区的掩模图案(未示出)。这里，源极接触区可以限定在形成有源极结300b的区域之上，并且源极线阻挡区可以限定在一对主沟道孔Hl中的两个主沟道孔Hl之间形成绝缘层310的区域之上。结果，源极接触区可以形成为孔，而源极线阻挡区可以形成为以线的形式延伸的沟槽。
[0044]随后，把掩模图案用作刻蚀掩模刻蚀层间绝缘层320，使得形成暴露出源极结300b的源极接触孔H3和暴露出绝缘层310的沟槽T2。在一个实施例中，沟槽T2被形成为沿着Y方向延伸的缝隙。在一个实施例中，沟槽T2具有比绝缘层310大的宽度。因而，在一个实施例中，在后续工艺中形成在沟槽T2中的导电材料完全地覆盖绝缘层310的顶表面，并且覆盖包围栅结构的顶表面的一部分。
[0045]此后，形成导电材料层以填充沟槽T2和源极接触孔H3，然后使导电材料层平坦化直到层间绝缘层320的顶表面暴露为止。结果，源极接触330和源极线阻挡层部340分别形成在源极接触孔H3和沟槽T2中。导电材料层可以包括金属层。随后，源极线导电层形成在层间绝缘层320、源极接触330以及源极线阻挡部340之上，然后进行图案化，因此形成了源极线板350。源极线板350与源极接触330和源极线阻挡部340耦接，并且覆盖层间绝缘层320的设置在源极接触330和源极线阻挡部340之间的部分。源极线导电层可以包括金属层。根据一个实施例，源极线阻挡部340和源极线板350用作源极线SL。
[0046]根据另一实施例，形成导电层以填充沟槽Τ2和源极接触孔Η3，并且以预定厚度覆盖层间绝缘层320，然后对导电层进行图案化。结果，源极接触330、源极线阻挡部340以及源极线板350同时形成，并且形成了集成结构。
[0047]根据一个实施例，源极线板被形成为将两个相邻的存储单元串(例如，包括一对主沟道孔Hl的图2g中左侧处的一个主沟道孔Hl的第一存储单元串和包括一对主沟道孔Hl的图2g中右侧处的另一个主沟道孔Hl的第二存储单元串)中的源极接触和源极线阻挡部连接。
[0048]参见图2h，层间绝缘层360形成在源极线板350和层间绝缘层320之上，并且限定漏极接触区的掩模图案(未示出)形成在层间绝缘层360之上。漏极接触区可以限定在形成有漏极结300a的区域之上。
[0049]随后，把掩模图案用作刻蚀掩模顺序地刻蚀层间绝缘层360和320，使得形成暴露出漏极结300a的漏极接触孔H4。导电材料填充漏极接触孔H4以形成漏极接触370。导电材料可以包括金属。
[0050]此后，在层间绝缘层360和漏极接触370之上形成位线导电膜，然后进行图案化。结果，形成了与漏极接触370耦接的位线380。位线导电膜可以包括金属。在一个实施例中，位线380沿着X方向延伸，并且与设置在沿着X方向布置的存储单元串(例如，分别设置在图2h的左侧和右侧的第一存储单元串和第二存储单元串)中的漏极接触耦接。
[0051]图3是图示根据本公开另一实施例的非易失性存储器件的示意图。
[0052]图1的非易失性存储器件和图3的非易失性存储器件在源极线阻挡部