的配置方面彼此不同。更具体地，在图1和图2中的源极线阻挡部SL_WB成在设置在栅结构的两个分开的部分之间的绝缘层310(参见例如图2h)之上时，图3中的源极线阻挡部SL_W’沿着Z方向延伸与绝缘层310的深度相对应的深度，Z方向是相对于衬底100的表面的垂直方向。也就是说，在图1中的源极线阻挡部SL_W与源极接触SCT具有基本相同的高度时，图3中的源极线阻挡部SL_W’延伸至插设在存储单元串中的字线WL之间的区域中。结果，图3中的源极线SL’在尺寸上比图1中的源极线SL大，因而具有比图1中的源极线SL小得多的电阻。绝缘膜180形成在源极线阻挡部SL_W’与字线WL之间。
[0053]如从以上描述显而易见的是，根据本公开的实施例的非易失性存储器件包括具有增加的面积的3D盖形状的源极线。结果，降低了源极线的电阻，因而改善了非易失性存储器件的操作特性。
[0054]本领域的技术人员将理解，在不脱离本公开的精神和本质特性的情况下，本公开的实施例可以采用除了本文中所阐述的那些方式之外的具体方式来实施。因此以上实施例在所有方面要解释为说明性的，而非限制性的。
[0055]本公开的以上实施例为说明性的，而非限制性的。各种替代体和等同体是可能的。实施例不限制于本文中所描述的沉积、刻蚀抛光以及图案化步骤的类型。实施例也不限于任何具体类型的半导体器件。例如，实施例可以在易失性存储器件或非易失性存储器件中实施。鉴于本公开，其它添加、删减或修改是显而易见的，并且意图落入所附权利要求的范围内。
[0056]附图中每个元件的符号
[0057]100:半导体衬底
[0058]110、150、160:绝缘膜
[0059]120:管道栅
[0060]130a、130c:栅绝缘膜
[0061]130b:多层膜
[0062]140:U形状的沟道膜
[0063]WL:字线
[0064]DSL:漏极选择线
[0065]SSL:源极选择线
[0066]CH_P:管道沟道膜
[0067]CH_V:垂直沟道膜
[0068]SCT:源极接触
[0069]DCT:漏极接触
[0070]通过本发明的实施例可以看出，本发明提供了下面技术方案:
[0071]技术方案1.一种非易失性存储器件，包括:
[0072]第一垂直沟道膜和第二垂直沟道膜；
[0073]源极接触，其设置在所述第一垂直沟道膜之上；
[0074]漏极接触，其设置在所述第二垂直沟道膜之上；以及
[0075]源极线，其与所述源极接触耦接，
[0076]其中，所述源极线包括:
[0077]源极线阻挡部，其设置在所述源极接触和所述漏极接触之间；以及
[0078]源极线板，其使所述源极接触与所述源极线阻挡部耦接。
[0079]技术方案2.如技术方案I所述的非易失性存储器件，还包括:
[0080]管道沟道膜，其设置在所述第一垂直沟道膜和所述第二垂直沟道膜之下，并且使所述第一垂直沟道膜和所述第二垂直沟道膜耦接。
[0081]技术方案3.如技术方案I所述的非易失性存储器件，其中，所述源极线阻挡部沿着与字线平行的方向延伸，并且与所述源极线板的至少一个端部耦接。
[0082]技术方案4.如技术方案I所述的非易失性存储器件，其中，所述源极线阻挡部与所述源极接触具有基本相同的高度。
[0083]技术方案5.如技术方案I所述的非易失性存储器件，还包括:
[0084]多个第一字线，其围绕所述第一垂直沟道膜并且沿着所述第一垂直沟道膜层叠；以及
[0085]多个第二字线，其围绕所述第二垂直沟道膜并且沿着所述第二垂直沟道膜层叠。
[0086]技术方案6.如技术方案5所述的非易失性存储器件，其中，所述源极线阻挡部设置在使所述第一字线和所述第二字线隔离的绝缘层之上。
[0087]技术方案7.如技术方案5所述的非易失性存储器件，其中，所述源极线阻挡部延伸至设置在所述第一字线和所述第二字线之间的区域中。
[0088]技术方案8.如技术方案7所述的非易失性存储器件，还包括:
[0089]绝缘膜，其插设在所述源极线阻挡部与所述第一字线和所述第二字线之间。
[0090]技术方案9.一种非易失性存储器件，包括:
[0091]管道连接晶体管，其包括管道栅和掩埋在所述管道栅中的管道沟道膜；
[0092]第一垂直沟道膜和第二垂直沟道膜，其设置在所述管道沟道膜之上，并且与所述管道沟道膜耦接；
[0093]多个字线，其包括沿着所述第一垂直沟道膜层叠的第一字线和沿着所述第二垂直沟道膜层叠的第二字线；
[0094]源极接触，其设置在所述第一垂直沟道膜之上；
[0095]漏极接触，其设置在所述第二垂直沟道膜之上；以及
[0096]源极线，其与所述源极接触耦接，
[0097]其中，所述源极线包括:
[0098]源极线阻挡部，其设置在所述源极接触和所述漏极接触之间；以及
[0099]源极线板，其使所述源极接触和所述源极线阻挡部耦接。
[0100]技术方案10.如技术方案9所述的非易失性存储器件，其中，所述源极线阻挡部沿着与字线平行的方向延伸。
[0101]技术方案11.如技术方案9所述的非易失性存储器件，其中，所述源极线阻挡部与所述源极接触具有基本相同的高度。
[0102]技术方案12.如技术方案11所述的非易失性存储器件，其中，所述源极线阻挡部设置在使所述第一字线和所述第二字线隔离的绝缘层之上。
[0103]技术方案13.如技术方案9所述的非易失性存储器件，其中，所述源极线阻挡部延伸至设置在所述第一字线和所述第二字线之间的区域中。
[0104]技术方案14.如技术方案13所述的非易失性存储器件，还包括:
[0105]绝缘膜，其插设在所述源极线阻挡部与所述第一字线和所述第二字线之间。
[0106]技术方案15.如技术方案9所述的非易失性存储器件，其中，所述源极线阻挡部沿着与所述字线平行的方向延伸，并且与所述源极线板的至少一个端部耦接。
【主权项】
1.一种非易失性存储器件，包括:第一垂直沟道膜和第二垂直沟道膜；源极接触，其设置在所述第一垂直沟道膜之上；漏极接触，其设置在所述第二垂直沟道膜之上；以及源极线，其与所述源极接触耦接，其中，所述源极线包括:源极线阻挡部，其设置在所述源极接触和所述漏极接触之间；以及源极线板，其使所述源极接触与所述源极线阻挡部耦接。2.如权利要求1所述的非易失性存储器件，还包括:管道沟道膜，其设置在所述第一垂直沟道膜和所述第二垂直沟道膜之下，并且使所述第一垂直沟道膜和所述第二垂直沟道膜耦接。3.如权利要求1所述的非易失性存储器件，其中，所述源极线阻挡部沿着与字线平行的方向延伸，并且与所述源极线板的至少一个端部耦接。4.如权利要求1所述的非易失性存储器件，其中，所述源极线阻挡部与所述源极接触具有基本相同的高度。5.如权利要求1所述的非易失性存储器件，还包括:多个第一字线，其围绕所述第一垂直沟道膜并且沿着所述第一垂直沟道膜层叠；以及多个第二字线，其围绕所述第二垂直沟道膜并且沿着所述第二垂直沟道膜层叠。6.如权利要求5所述的非易失性存储器件，其中，所述源极线阻挡部设置在使所述第一字线和所述第二字线隔离的绝缘层之上。7.如权利要求5所述的非易失性存储器件，其中，所述源极线阻挡部延伸至设置在所述第一字线和所述第二字线之间的区域中。8.如权利要求7所述的非易失性存储器件，还包括:绝缘膜，其插设在所述源极线阻挡部与所述第一字线和所述第二字线之间。9.一种非易失性存储器件，包括:管道连接晶体管，其包括管道栅和掩埋在所述管道栅中的管道沟道膜；第一垂直沟道膜和第二垂直沟道膜，其设置在所述管道沟道膜之上，并且与所述管道沟道膜耦接；多个字线，其包括沿着所述第一垂直沟道膜层叠的第一字线和沿着所述第二垂直沟道膜层叠的第二字线；源极接触，其设置在所述第一垂直沟道膜之上；漏极接触，其设置在所述第二垂直沟道膜之上；以及源极线，其与所述源极接触耦接，其中，所述源极线包括:源极线阻挡部，其设置在所述源极接触和所述漏极接触之间；以及源极线板，其使所述源极接触和所述源极线阻挡部耦接。10.如权利要求9所述的非易失性存储器件，其中，所述源极线阻挡部沿着与字线平行的方向延伸。
【专利摘要】一种非易失性存储器件包括具有三维3D盖的形状的源极线。非易失性存储器件包括第一垂直沟道和第二垂直沟道；源极接触，其设置在第一垂直沟道之上；漏极接触，其设置在第二垂直沟道之上；源极线阻挡部，其设置在源极接触和漏极接触之间；以及源极线板，其使源极接触和源极线阻挡部耦接。
【IPC分类】H01L29/10, H01L27/115
【公开号】CN104979357
【申请号】CN201410584845
【发明人】全哉垠, 吴星来
【申请人】爱思开海力士有限公司
【公开日】2015年10月14日
【申请日】2014年10月27日
【公告号】US20150287735