包括具有三维形状的源极线的非易失性存储器件的制作方法
【专利说明】包括具有三维形状的源极线的非易失性存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月7日提交的申请号为10-2014-0041016的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及一种非易失性存储器件，且更具体而言，涉及一种包括具有三维(3D)的源极线的非易失性存储器件。
【背景技术】
[0004]非易失性存储器件是一种即使不供电时也能保持储存的数据的存储器件。已经广泛地利用了诸如快闪存储器之类的各种非易失性存储器件。
[0005]由于增加二维(2D)非易失性存储器件(其中，单层的存储单元形成在半导体衬底之上)的集成度受到限制，所以开发了 3D非易失性存储器件(其中，存储单元沿着从半导体衬底垂直突出的沟道层形成)。3D非易失性存储器件可以具有线形状的沟道层或U形状的沟道层。具有线形状的沟道层的3D非易失性存储器件包括分别形成在层叠的存储单元之上和之下的位线和源极线。具有U形状的沟道层的3D非易失性存储器件包括都设置在层叠的存储单元之上的位线和源极线。由于具有U形状的沟道层的3D非易失性存储器件包括单层的选择栅，所以它可以具有比具有线形状的沟道层的3D非易失性存储器件高的集成度。
[0006]然而，具有U形状的沟道层的3D非易失性存储器件设计成利用沿着字线的方向通过单元之上的金属线与单个源极线共同连接。因此，金属线的电阻非常高，因而发生源极线跳动的可能性尚。
【发明内容】
[0007]本公开的各种实施例针对一种包括具有3D盖形状的源极线的非易失性存储器件，其基本上消除了由于相关现有技术的限制和缺点引起的一个或更多个问题。
[0008]本公开的一个实施例涉及一种具有U形状的沟道层的非易失性存储器件。实施例也涉及增加了非易失性存储器件的源极线的面积，这导致了源极线的电阻的减小。
[0009]根据本公开的一个方面，一种非易失性存储器件包括:第一垂直沟道和第二垂直沟道；源极接触，其设置在第一垂直沟道之上；漏极接触，其设置在第二垂直沟道之上；以及源极线，其与源极接触耦接，其中，所述源极线包括:源极线阻挡部，其设置在源极接触和漏极接触之间；以及源极线板，其使源极接触与源极线阻挡层耦接。
[0010]根据本公开的另一方面，一种非易失性存储器件包括:管道连接晶体管，其包括管道栅和掩埋在管道栅中的管道沟道膜；以及第一垂直沟道膜和第二垂直沟道膜，其设置在管道沟道膜之上并且与管道沟道膜耦接；多个字线，其包括沿着第一垂直沟道膜层叠的第一字线和沿着第二垂直沟道膜层叠的第二字线；源极接触，其设置在第一垂直沟道膜之上；漏极接触，其设置在第二垂直沟道膜之上；以及源极线，其与源极接触耦接，其中，所述源极线包括:源极线阻挡部，其设置在源极接触和漏极接触之间；以及源极线板，其使源极接触与源极线阻挡部耦接。
[0011]应当理解，实施例的前述的大体描述和下面详细描述都不是限制性的，而意图提供声明要求保护的发明的进一步解释。
【附图说明】
[0012]图1图示了根据本公开一个实施例的非易失性存储器件；
[0013]图2a至图2h是图示根据本公开一个实施例的非易失性存储器件的制造工艺的截面图；
[0014]图3图示了根据本公开另一实施例的非易失性存储器件。
【具体实施方式】
[0015]现在将参考对附图中所图示的某些实施例和示例的详细描述。在附图中将尽可能利用相同的附图标记来表示相同或相似的部件。在以下描述中，可以省略已知配置或功能的详细描述。在本公开和权利要求中使用的术语或词语应当被解释为具有与本公开的技术范围和精神一致的含义和概念。因此，在说明书中描述的并且在附图中示出的实施例仅仅是说明性的，并非意图表示本发明的所有方面，因此在不脱离本发明的精神的情况下，可以进行各种等同和变型。
[0016]图1图示了根据本公开一个实施例的非易失性存储器件。
[0017]参见图1，绝缘膜110形成在半导体衬底100之上，而管道栅120形成在绝缘膜110之上。管道沟道膜CH_P掩埋在管道栅120中。
[0018]管道沟道膜CH_P形成在管道沟槽PT中，管道沟槽PT形成在管道栅120中。在一个实施例中，在平面图中，多个管道沟槽PT以矩阵形式(例如，多个列和行)或其他图案布置。管道沟道膜CH_P的外壁的表面(即，管道沟槽PT的内壁)用栅绝缘膜130a覆盖。因此，栅绝缘膜130a插设在管道沟道膜CH_P和管道栅120之间。
[0019]管道连接晶体管由管道栅120和管道沟道膜CH_P限定。字线WL的多个层层叠在管道栅120之上并且通过插设在字线WL之间的绝缘膜160彼此隔离。也就是说，字线WL和绝缘膜160交替地层叠。字线WL由导电膜形成，并且具有沿着与Y轴(在本文中，“Y方向”)平行的线延伸的细长形状(在本文中，“线形状”)。字线WL和绝缘膜160设置成覆盖垂直沟道膜CH_V，垂直沟道膜CH_V从设置在管道沟槽PT中的管道沟道膜CH_P垂直地(例如，沿着Z轴)延伸。
[0020]与字线WL交叉的垂直沟道膜CH_V的外壁的表面由层叠的隧道绝缘膜、电荷陷阱膜以及电荷阻挡膜的多层膜130b覆盖。多层膜130b插设在垂直沟道膜CH_V与字线WL和绝缘膜160之间。隧道绝缘膜与用于电荷隧穿的垂直沟道膜CH_V接触。在一个实施例中，隧道绝缘膜包括氧化硅膜。电荷陷阱膜与隧道绝缘膜的外壁接触，并且通过俘获电荷来在其中储存数据。在一个实施例中，电荷陷阱膜包括能够俘获这样的电荷的氮化硅膜。电荷阻挡膜与电荷陷阱膜的外壁接触，并且防止储存在电荷陷阱膜中的电荷移动至外部。电荷阻挡膜可以包括具有比电荷陷阱膜高的介电常数(更高的电容率)的材料。这样的材料可以包括氧化硅。存储单元晶体管限定在垂直沟道膜CH_V和字线WL之间的交叉区域。
[0021]选择线SSL或DSL形成在字线WL之上。字线WL和选择线SSL或DSL通过绝缘膜160彼此隔离。选择线SSL或DSL可以由导电膜形成，并且具有沿着与字线WL平行的Y方向以线的形式延伸的线形状。选择线SSL或DSL可以设置成与垂直沟道膜CH_V的上部相邻。与选择线SSL或DSL交叉的垂直沟道膜CH_V的外壁的表面由栅绝缘膜130c覆盖。也就是说，栅绝缘膜130c插设在垂直沟道膜CH_V和选择线SSL或DSL之间。选择晶体管限定在垂直沟道膜CH_V和选择线SSL或DSL之间的交叉区域。
[0022]在图1中，相对于该图的取向，垂直沟道膜CH_V和管道沟道膜CH_P—起形成了 U形状。也就是说，一对垂直沟道膜CH_V从管道沟道膜CH_P的相对端部垂直地延伸。所得的形状类似于“U”，其中，该对垂直沟道膜CH_V形成了 U形状的两个支柱部。为了便于描述，这种形状的两个支柱部在本文中通常称为两个垂直沟道。为了便于图示，图1示出了由沟道膜形成的两个U形状，但是实施例并不限于此。形成U形状的支柱部的垂直沟道膜CH_V可以形成为孔，所述孔具有设置于其中的绝缘材料，随后将描述。
[0023]围绕该对中的一个垂直沟道膜CH_V的上部并且与漏极接触DCT耦接的选择线被定义为漏极选择线DSL。围绕该对中的另一个垂直沟道膜CH_V的上部并且与源极接触SCT耦接的选择线被定义为源极选择线SSL。漏极接触DCT和源极接触SCT通过绝缘层170绝缘。
[0024]栅绝缘膜130a和130c以及多层膜130b可以由相同材料形成，并且可以被集成为连续膜。另外，绝缘层150沿着包括管道沟道膜CH_P和垂直沟道膜CH_V的U形状的沟道膜140设置。
[0025]用于结的材料膜设置在U形状的沟道膜140的上端部区域中。此结材料膜可以包括掺杂的多晶硅膜。这样的结可以包括漏极选择晶体管的漏极结Jn_D或者源极选择晶体管的源极结Jn_S。
[0026]源极接触SCT形成在源极结Jn_S之上，并且源极线SL形成在源极接触SCT之上。源极线SL沿着与字线WL平行的Y方向延伸，使得源极线SL与设置在漏极接触DCT之间的多个源极接触SCT共同耦接。
[0027]在一个实施例中，源极线SL形成为盖的形状。例如，源极线具有水平部分SL_P、和在水平部分31^?任一侧上的从水平部分SL_P向下延伸的两个支柱部SL_W，以形成盖形状，即定向成与沟道膜140的U形状相对的U形状。源极线SL包括源极线板SL_P和源极线阻挡部SL_W。源极线板SL_P是沿着Y方向延伸的线形状板，并且设置在源极接触SCT之上以便共同连接源极接触SCT。在一个实施例中，源极线阻挡部SL_W与源极线板SL_P的至少一个端部耦接。在另一实施例中，源极线阻挡部在沿着X轴的方向(在本文中，“X方向”)上与源极线板SL_P的两个端部耦接。在一个实施例中，源极线阻挡部SL_W用作设置在源极接触SCT与和源极接触SCT相邻的漏极接触DCT之间的在Y方向上延伸的阻挡部，X方向与Y方向水平交叉。也就是说，根据本实施例，源极线SL被形成为包括阻挡部的三维(3D)盖的形状，因此增加了源极线SL尺寸。
[0028]漏极接触DCT形成在漏极结Jn_D之上，并且位线BL形成为与沿着X方向布置的漏极接触DCT共同连