止层Ib形成，凹进部9的底壁表面9b由蚀刻停止层Ib形成。换句话说，凹进部9的底壁表面9b位于蚀刻停止层Ib中。蚀刻停止层Ib用于防止第一层Ia被上述蚀刻所蚀刻。关于CF4* CHF3，蚀刻停止层Ib比第二层Ic有更高的抗蚀性。
[0068]接下来，作为步骤(S40)执行离子注入步骤。在该步骤(S40)中，参考图5，使用具有凹进部9的第一掩模层I作为掩模，将例如Al (铝)离子注入到碳化硅衬底10中，以在碳化硅衬底10的外延层12中形成作为体区的第一杂质区14。第一杂质区14是P型(第一导电类型)区域。通过蚀刻停止层Ib和第一层la，将Al离子引入到碳化硅衬底10中。在保留第二层Ic的部分中，由于Al离子被第二层Ic掩蔽，所以会将很少的Al离子引入到碳化硅衬底10中。
[0069]接下来，执行第三掩模层形成步骤。在该步骤中，参考图6，在上述离子注入步骤中在外延层12中形成第一杂质区14之后，形成第三掩模层3，其与在第一掩模层I中形成的凹进部9的侧壁表面9a和底壁表面9b相接触并与第二层Ic的上表面相接触。换句话说，形成第三掩模层3，其与由第二层Ic和蚀刻停止层Ib形成的侧壁表面9a相接触并与由蚀刻停止层Ib形成的底壁表面9b相接触。第三掩模层3是例如二氧化硅层。第三掩模层3通过例如低压CVD来形成。优选地，第三掩模层3不包含金属元素。
[0070]接下来，参考图7，在第三掩模层3上从横过碳化硅衬底10的第三掩模层3的侧执行各向异性蚀刻，以从第二层Ic的上表面和凹进部9的底壁表面9b移除第三掩模层3的部分。因此，在第一掩模层I中形成的每个凹进部9中，形成具有开口 19的第三掩模层3，开口 19具有小于凹进部9的尺寸(即，在平行于第一主表面1a方向上的宽度)。然后，使用第三掩模层3和第一掩模层I，将例如P (磷)离子注入到作为碳化硅衬底10的第一杂质区的每个体区14中，其深度比已注入Al离子的深度浅，以形成作为第二杂质区15的源区。第二杂质区15具有不同于第一导电类型(P型)的第二导电类型(η型)，并将其形成为通过第一杂质区14使其与η型漂移区13分开。
[0071]在本实施例的制造MOSFET 100的方法中，在碳化硅衬底10的第一主表面1a保持由第一层Ia覆盖的同时，形成第一杂质区14和第二杂质区15。优选地，在碳化硅衬底10的第一主表面1a保持由第一层Ia覆盖的同时，形成第一杂质区14、第二杂质区15、ρ+区16和保护环区6。
[0072]接下来，执行掩模层部分移除步骤。在掩模层部分移除步骤中，参考图8，移除与第一层Ia相接触地形成的蚀刻停止层lb、与蚀刻停止层Ib相接触地形成的第二层Ic和与蚀刻停止层Ib和第二层Ic相接触地形成的第三掩模层3。还可移除与第三层2a相接触地形成的第四层2b和与第四层2b相接触地形成的第五层2c。
[0073]例如，用作第二层lc、第五层2c和第三掩模层3的二氧化硅层会受到用氢氟酸的湿蚀刻。例如，用作蚀刻停止层Ib和第四层2b的多晶硅可通过干法蚀刻来移除。优选地，以第一层Ia保持与碳化硅衬底10相接触的方式，来移除蚀刻停止层lb、第二层Ic和第三掩模层3。优选地，以第三层2a保持与碳化硅衬底10相接触的方式，来移除第四层2b、第五层2c。
[0074]在掩模层部分移除步骤中，如图8所示，可以以第一层Ia保持与碳化硅衬底10的第一主表面1a相接触的方式移除蚀刻停止层Ib和第二层lc，或者，如图9所示，可以将第一层Ia连同蚀刻停止层Ib和第二层Ic 一起移除，以暴露碳化硅衬底10的第一主表面10a?可将第三层2a连同第四层2b和第五层2c 一起移除，以暴露碳化硅衬底10的第二主表面10b。
[0075]接下来，参考图9，执行第四掩模层形成步骤。在第四掩模层形成步骤中，形成与第一掩模层I的第一层Ia相接触的第四掩模层4。第四掩模层4优选包括与第一层Ia相接触的第六层4b，和与与第一层Ia相反的第六层4b相接触的第七层4c。第六层4b的材料可与蚀刻停止层Ib的材料相同。第七层4c的材料可与第二层Ic的材料相同。
[0076]同样，可形成与第二掩模层的2的第三层2a相接触的第五掩模层5。第五掩模层5优选包括与第三层2a相接触的第八层5b，和与与第三层2a相反的第八层5b相接触的第九层5c。第八层5b的材料可与蚀刻停止层Ib的材料相同。第九层5c的材料可与第二层Ic的材料相同。优选地，同时形成第四掩模层4和第五掩模层5。优选地，同时形成第六层4b和第八层5b，并同时形成第七层4c和第九层5c。优选地，第四掩模层4和第五掩模层5不包含金属元素。
[0077]接下来，执行图案化第四掩模层的步骤。在图案化第四掩模层的步骤中，在碳化硅衬底10的外周侧上形成第二凹进部29。每个第二凹进部29的侧壁表面都可由第六层4b和第七层4c形成，每个第二凹进部29的底壁表面都可由第六层4b形成。第二凹进部29的数量可以是单个或多个。如果有多个第二凹进部29，则当在第一主表面1a的法线方向观察时，第二凹进部29可以是类似的形状。
[0078]接下来，执行保护环区形成步骤。具体地，参考图10，使用在图案化第四掩模层和第一掩模层I的第一层Ia的上述步骤中、已被图案化的第四掩模层4，将例如Al离子注入到碳化硅衬底10的外延层12中，以形成保护环区6。在碳化硅衬底10的外周侧上，形成包围体区14的保护环区6。
[0079]接下来，参考图11，移除形成第四掩模层4的第六层4b和第七层4c。同样地，可移除形成第五掩模层5的第八层5b和第九层5c。然后，在其中将要形成与源区15和体区14相接触的P+区16的位置上方，形成具有开口的第六掩模层(未显示)。使用第六掩模层，通过将例如Al离子注入到源区15中，可以形成P+区16。然后，参考图12，移除第六掩模层，从而形成碳化硅衬底10，其具有用第一层Ia覆盖的第一主表面10a，并包括在其中形成的第一杂质区14、第二杂质区15、P+区16及保护环区6。优选地，第六掩模层不包含金属素。
[0080]接下来，作为步骤(S50)执行掩模层移除步骤。在该步骤中，参考图13，从碳化硅衬底10的第一主表面1a移除第一掩模层I的第一层la，并从第二主表面1b移除第二掩模层2的第三层2a。因此，在第一主表面1a处，暴露在碳化硅衬底10中形成的体区14、源区15、P+区16和保护环区6。
[0081]接下来，作为步骤(S60)执行激活退火步骤。在该步骤中，例如，在氩气气氛中将其中形成有体区14、源区15、P+区16和保护环区6的碳化硅衬底10加热到约1800°C，以激活引入到体区14、源区15、P+区16及保护环区6中的杂质。因此，会在已引入杂质的区域中产生期望的载流子。
[0082]接下来，作为步骤(S70)执行栅绝缘膜形成步骤。在该步骤(S70)中，参考图14，例如在包含氧的气氛中，将碳化硅衬底10加热到约1300°C，以形成与碳化硅衬底10的第一主表面1a相接触的、由二氧化硅制成的栅绝缘膜20。提供在第一主表面1a处暴露的、与体区14、源区15、P+区16和保护环区6相接触的栅绝缘膜20。
[0083]接下来，作为步骤(S80)执行栅电极形成步骤。在该步骤(S80)中，参考图15，例如，通过低压CVD在栅绝缘膜20上形成与栅绝缘膜20相接触的、由包括诸如磷的杂质的多晶硅制成的栅电极30。在栅绝缘膜20上形成栅电极30以面向源区15和体区14。然后，例如通过P (等离子体)-CVD，形成与栅电极30和栅绝缘膜20相接触的层间绝缘膜40，以包围栅电极30。层间绝缘膜40由例如二氧化硅制成。
[0084]接下来，作为步骤(S90)执行欧姆电极形成步骤。在该步骤(S90)中，例如通过干法蚀刻移除面向源区15和p+区16形成的栅极绝缘膜20和层间绝缘膜40。参考图15，例如，通过溅射，形成与源区15、p+区16和栅绝缘膜20相接触的、例如包括T1、Al和Si的金属膜。然后，将其中形成有金属膜的碳化硅衬底10加热到例如约1000°C，以使金属膜成为合金并形成与碳化硅衬底10欧姆接触的源电极50。然后，形成源电极互连60以使其电连接到源电极50。源电极互连60包括例如铝，并可被形成为覆盖层间绝缘膜40。形成与碳化硅衬底10的第二主表面1b相接触的漏电极70，并形成电连接到漏电极70的背面保护电极80。以这种方式来制造根据本实施例的MOSFET 100。
[0085]在本实施例中，虽然描述了作为碳化硅半导体器件的示例的平面型M0SFET，但碳化硅半导体器件可以是沟槽型M0SFET。可选择地，碳化硅半导体器件可以是IGBT(绝缘栅双极型晶体管)或SBD (肖特基势皇二极管)。虽然在本实施例中已将P型和η型描述为第一导电类型和第二导电类型，但P型和η型可分别为第二导电类型和第一导电类型。在本实施例中，虽然已将制造碳化硅半导体器件的方法描述为，在形成保护环区的步骤之后形成P+区，但可在形成P+区之后形成保护环区。
[0086]现在描述根据本实施例的制造碳化硅半导体器件的方法的功能和效果。
[0087]根据本实施例的制造MOSFET 100的方法