一种用于沉积高介电值栅介质层的表面处理方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别涉及一种用于沉积高介电值栅介质层的表面处 理方法。
【背景技术】
[0002] 随着超大规模集成电路（VLSI，Very Large Scale Integration)和特大规模集 成电路（ULSI，ultra large scale integration)的飞速发展，MOS器件的尺寸在不断地减 小。在MOS器件中，在半导体衬底上生长栅绝缘层用于覆盖栅极，一般栅绝缘层材料为绝缘 的氧化物，常见的为二氧化硅，也叫栅氧化层。为增加 MOS器件的反应速度、提高驱动电流 与存储电容的容量，MOS器件中栅氧化层的厚度不断地降低。然而，随之而来的两个问题成 为了阻碍集成电路进一步发展的重要因素：漏电和击穿。当栅氧化层的厚度低于20A,由于 量子隧道效应，载流子能流过这个超薄栅介质，并且载流子隧穿几率随着氧化层的厚度的 减少按指数规律上升。在MOS器件中，位于栅极下方，用来隔绝栅极和沟道的一层薄层叫做 栅介质层，栅介质层采用绝缘材料制成，当集成电路中金氧半场效晶体管（MOSFET，Metal-O xide-Semiconductor Field-Effect Transistor)工作时，电荷流过器件导致在概介质层 和Si02/Si界面产生缺陷，当达到临界缺陷密度时，栅介质层发生击穿，导致器件失效。在 45纳米技术节点以下的高介电值金属栅硅制程技术下，传统的SiON栅介质已经不能满足 器件的漏电和击穿要求，不仅由于漏电过大导致器件无法正常工作，而且经时击穿（TDDB， time dependent dielectric breakdown)已经不能满足器件可靠性要求。
[0003] 由驱动电流和栅电容的公式可知，栅电容越大，驱动电流越大；而栅介质层介电常 数越大，栅电容越大，具体如下：
[0004] Id~μ/L g*Cox (Vdd-Vth) 2
[0005] Cox= kA/d
[0006] 其中Id为驱动电流，μ为载流子迀移率，Lg为栅极长度，C cix为栅电容，Vdd为工作 电压，Vth为阈值电压，k为栅介质层介电常数，A为器件面积，d为栅极介质层厚度。
[0007] 因此，需要一种替代的栅介质层材料，不但要有足够的实际厚度来降低漏电流密 度并加强经时击穿TDDB可靠性要求，而且能提供高的栅极电容来增加驱动电流。为了达到 上述目的，替代的栅介质层材料所具有的介电常数需要高于传统的氮氧化硅（SiON)的介 电常数。因此在45纳米技术节点以下，迫切需要采用新型的高介电常数栅介质如Hf基、Zr 或Al的氧化物来取代SiON。
[0008] 高_k (高介电值）材料是一种可取代二氧化硅作为栅介质的材料。它具备良好的 绝缘属性，同时可在栅和硅底层通道之间产生较高的场效应（即高_k)，两者都是高性能晶 体管的理想属性。k(实际上是希腊文Kappa)是一个工程术语，描述一种材料保有电荷的 能力，在材料中，有些材料比其他材料能够更好地存储电荷，因此，拥有更高的"k"值，另外， 由于高k材料比二氧化硅更厚，同时保持着同样理想的属性，因此，它们可以大幅减少漏电 量。
[0009] 高介电值（即高介电常数）栅介质常用的制备流程依次为清洗、超薄SiO2S SiON 层的生长、高介电值栅介质沉积。
[0010] 由于高介电值栅介质材料主要以金属氧化物为主，在制备过程中必定有氧的存 在，而氧与娃的反应会在高介电值栅介质层与娃衬底之间形成二氧化娃或娃化物的界面氧 化层，由于该界面氧化层的存在使得等效氧化层厚度的缩小变得困难。为了抑制界面氧化 层的生成，需要在高介电值栅介质层沉积之前生长一层高品质的超薄SiO 2S SiON层。但 由于现有技术中的清洗流程并不能将半导体衬底上的钠、钾等金属离子浓度和有机物杂质 含量减小，因此在生长超薄SiO 2S SiON层时，半导体衬底上的金属离子和有机物杂质往往 会残留在超薄SiO2S SiON层中，另外半导体衬底在暴露于空气中时，会被空气中的氧气氧 化生成原生氧化层，由于空气中杂质也较多，原生氧化层中的杂质也较多，基于上述原因造 成生长的超薄SiO 2S SiON层的纯度下降，在经过后续的半导体工艺制程后，这层纯度较低 的超薄SiO2S SiON层会影响产品的可靠性，因此有必要对常用的高介电值栅介质制备流 程进行改进，使得原生氧化层与半导体衬底上的钠、钾等金属离子和有机物杂质减少，使生 长的超薄SiO 2S SiON层纯度提高，从而提高半导体器件的可靠性。
【发明内容】
[0011] 本发明提供一种用于沉积高介电值栅介质层的表面处理方法，即在沉积高介电值 栅介质层之前使用混合气体氧化半导体衬底，并且使用SiCoNi预清工艺清洗掉上述混合 气体氧化半导体衬底形成的物质以及部分原生氧化层，这样使得原生氧化层与半导体衬底 上的钠、钾等金属离子和有机物杂质减少，使生长的超薄SiO 2S SiON层纯度提高，从而提 高半导体器件的可靠性。
[0012] 为达到上述目的，本发明提供一种用于沉积高介电值栅介质层的表面处理方法， 在清洗后的半导体衬底上，使用第一混合气体氧化所述半导体衬底，所述第一混合气体为 盐酸气体、氢气、氧气所组成的混合气体或者为二氯乙烯气体、氢气、氧气所组成的混合气 体，将得到的所述半导体衬底经过SiCoNi预清工艺清洗后依次生长二氧化硅层、沉积高介 电值栅介质层或者依次生长氮氧化硅层、沉积高介电值栅介质层。
[0013] 作为优选，包括以下步骤：
[0014] 步骤一：提供所述半导体衬底；
[0015] 步骤二：使用酸性槽液清洗所述半导体衬底使得杂质被去除；
[0016] 步骤三：使用所述第一混合气体在650~900°C下氧化所述半导体衬底，所述第一 混合气体成分为盐酸气体或者二氯乙稀气体、氢气与氧气，氧化时间为5min~IOmin ;
[0017] 步骤四：使用所述SiCoNi预清工艺清洗步骤三得到的半导体衬底；
[0018] 步骤五：在步骤四形成的半导体衬底上依次生长所述二氧化硅层或者所述氮氧化 硅层、沉积所述高介电值栅介质层。
[0019] 作为优选，步骤一中所述半导体衬底的结构至少包括浅沟槽隔离结构、N阱结构和 P阱结构。
[0020] 作为优选，步骤二中的所述杂质包括钠、钾离子和有机物杂质。
[0021] 作为优选，步骤三中氧化所述半导体衬底时使用快速热处理装置或者将所述半导 体衬底放置在炉管上氧化，当所述第一混合气体为盐酸气体、氢气、氧气时，所述第一混合 气体的总流量为0. 5~15slm，其中氢气与氧气的比例小于1 :1，盐酸气体与氧气的比例小 于1 :5 ;当所述第一混合气体为二氯乙烯气体、氢气、氧气时，所述第一混合气体的总流量 为0. 5~15slm，其中氢气与氧气的比例小于1 :1，二氯乙稀气体与氧气的比例小于1 :10。
[0022] 作为优选，步骤五中使用原位水汽生成工艺或者使用炉管工艺生长二氧化硅层或 者氮氧化硅层。
[0023] 作为优选，所述二氧化硅层或者所述氮氧化硅层的厚度为5A~10A。
[0024] 作为优选，所述SiCoNi预清工艺分为远程等离子刻蚀和升华两个步骤，所述远程 等离子刻蚀的气体为NFjP NH 3混合气体。
[0025] 作为优选，所述高介电值栅介质层材料为HfO2或ZrO 2或Al 203。
[0026] 作为优选，所述高介电值栅介质层材料厚度为35A~6〇A。.
[0027] 与现有技术相比，本发明的有益效果是：本发明提供一种用于沉积高介电值栅介 质层的表面处理方法，在清洗后的半导体衬底上，使用第一混合气体氧化所述半导体衬底， 所述第一混合气体为盐酸气体、氢气、氧气所组成的混合气体或者为二氯乙烯气体、氢气、 氧气所组成的混合气体，将得到的所述半导体衬底经过SiCoNi预清工艺清洗后依次生长 二氧化硅层、沉积高介电值栅介质层或者依次生长氮氧化硅层、沉积高介电值栅介质层。这 种表面处理方法，先使用第一混合气体氧化所述半导体衬底，使得原先半导体衬底上的钠、 钾等金属离子以氯化物的气态形式挥发出去，并且有机物杂质也被氧化以气态的形式挥发 出去，然后将这层氧化层经过集成的SiCoNi预清工艺清洗后去除，然后在得到的半导体衬 底上依次生长二氧化硅层或者氮氧化硅层、沉积高介电值栅介质层。由于之前硅衬底上的 钠、钾等金属离子和有机物杂质含量已经被降低，集成的SiCoNi预清工艺也有效地降低了 杂质较多的原生氧化层的厚度，因此生长得到的二氧化硅层或者氮氧化硅层纯度很高，从 而提高了半导体器件的可靠性。
【附图说明】
[0028] 图1为本发明提供的表面处理方法流程图。