专利名称：金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法
技术领域：
本发明属于半导体集成电路及其制造技术领域，涉及以金属栅和Hf基高K介质材料作为栅的CMOS晶体管及其集成电路的制造方法。
背景技术：
集成电路尤其超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOS晶体管)。自MOS晶体管被发明以来，其几何尺寸一直在不断缩小，目前其特征尺寸已进入亚50纳米范围。在此尺度下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的高的栅泄漏电流。为此，已提出的解决方案是，采用金属栅和高K栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。按照集成电路技术发展路线图，金属栅、高K栅介质的实际应用将在亚65nm技术以后。而亚65nm技术要求栅氧化层的等效氧化层厚度(EOT)要小于1nm。但在目前所提出的有关金属栅和高K栅介质与CMOS集成的技术方案中，能够同时满足高性能、高可靠性和EOT＜1nm的技术指标的要求，还存在一定的困难。具体来说，一方面，若要获得高可靠性和高性能，通常需要高K栅介质层淀积后要经历一个高温工艺工程，但高温工艺过程往往会引起EOT值的显著增加，这使得MOS器件的等效氧化层厚度(EOT)难以满足EOT＜1nm的指标要求；另一方面，在高K栅介质层淀积后避免高温工艺过程，同时在淀积高K栅介质层前采用界面工程技术，可以同时满足EOT＜1nm和高迁移率的性能要求，但可靠性性能难以满足技术应用的需求。因此，现有技术无法满足低压、低功耗体硅CMOS器件和电路应用的需求。
发明内容
本发明的目的是提供一种金属栅/高K栅介质工艺模块的制备方法，可满足低压、低功耗体硅CMOS器件和电路应用的需求。
一种金属栅/高K栅介质结构的制备方法，其步骤包括(1)淀积高K栅介质层，即对衬底进行预栅工艺处理，然后利用MOCVD或ALD技术淀积Hf基高K栅介质；(2)形成TaN/HfN/Hf基高K栅介质结构，即在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；
(3)利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火；对TaN/HfN/Hf基高K栅介质结构进行高温退火的温度范围为900℃-1100℃。
(4)利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；(5)在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的金属栅电极层，形成金属栅/高K栅介质结构。
将硅片放入120℃-180℃的SC1热溶液煮1～10分钟，刻蚀掉TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层。
将硅片浸泡在HF∶H2O＝1∶100的稀释氢氟酸中1～10分钟，除去HfN/Hf基高K栅介质结构中的HfN覆盖层。
一种双金属栅CMOS的制备方法，其步骤包括(1)采用标准CMOS工艺制备双栅CMOS器件工艺过程中，利用SiO2或SiON栅介质层和多晶硅电极牺牲层技术制备高K栅介质层，即在完成SiO2栅介质层和多晶硅电极组成的栅结构制备后，刻蚀除去COMS栅结构上的SiO2或SiON栅介质层和多晶硅电极等牺牲层，对Si衬底进行预栅工艺处理，然后再利用MOCVD或ALD技术淀积Hf基高K栅介质；(2)形成TaN/HfN/Hf基高K栅介质结构，即在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；(3)利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火对TaN/HfN/Hf基高K栅介质结构进行高温退火的温度范围为900℃-1100℃。
(4)利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；(5)在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的双金属栅电极层，形成双金属栅/高K栅介质结构；(6)进入常规的CMOS后道工序，制得双金属栅/高K栅介质CMOS。
本发明的技术效果本发明利用CVD技术制备Hf基高K栅介质层；在Hf基高K栅介质层淀积后再在Hf基高K栅介质层上淀积TaN/HfN覆盖层；利用快速热退火(RapidThermal Anneal，RTP)技术对盖有TaN/HfN覆盖层的Hf基高K栅介质进行高温(900℃-1100℃)热处理，由于TaN/HfN覆盖层的作用，该高温过程可以在保证低的EOT(＜1nm)的条件下，获得高的可靠性；接着，利用无损湿法刻蚀工艺除去Hf基高K栅介质层上淀积的TaN/HfN覆盖层；利用功函数可调的双金属栅制备工艺，淀积新的金属栅电极层后，最终形成金属栅功函数可调制、EOT＜1nm、具有高迁移率和高可靠性的金属栅/高K栅介质结构。
本发明在满足高性能、高可靠性、功函数可以调制等性能指标的同时，既可以采用与传统的PN结源/漏结构的CMOS工艺兼容，也可与采用新型的肖特基结源/漏结构的CMOS工艺兼容，具有较大的工艺选择的灵活性。
下面结合附图，对本发明做出详细描述。
图1为本发明双金属栅/高K栅介质的剖面结构示意图；图2为有源区确定的工艺步骤示意图，通过在N阱区注入N型杂质P或As，形成N阱；图3为牺牲层栅结构形成的工艺步骤示意图，在Si衬底分别淀积作为牺牲层的SiO2介质层和多晶硅电极层后，光刻形成如图所示的牺牲层栅结构多晶硅/SiO2；图4、图5分别为NMOS和PMOS源漏结注入形成的工艺步骤示意图，其中PR为光刻胶掩膜，NMOS的源漏结通过N型杂质如P或As注入形成，PMOS的源漏结通过P型杂质如B注入形成；图6为利用传统CMOS工艺制备完毕栅和源漏结后的CMOS器件结构示意图；图7为刻蚀除去CMOS器件栅结构上SiO2栅介质层和多晶硅电极等牺牲层的工艺步骤示意图；图8为Hf基高K栅介质层和HfN、TaN覆盖层淀积的工艺步骤示意图；图9为经过高温退火工艺后，利用湿法工艺除去Hf基高K栅介质层上的HfN、TaN覆盖层的工艺步骤示意图；图10为双金属栅电极层制备技术的工艺步骤示意图；图11为常规CMOS后道工序的工艺步骤示意图。
其中，1、2-NMOS的源漏结；3-NMOS的沟道区；4、5-PMOS的源漏结；6-PMOS的沟道区；7-NMOS和PMOS的栅介质层；9-NMOS和PMOS的栅介质层结构的侧墙；8、10-NMOS和PMOS的栅电极层；11-NMOS和PMOS的栅和源漏接触通孔和局域互连部分；12-场氧隔离区；13-多晶硅/SiO2。
具体实施例方式
本发明所提出的双金属栅/高K栅介质CMOS器件的剖面图如图1所示。包括NMOSFET和PMOSFET的源漏区1、4；NMOSFET和PMOSFET的源漏浅结区2、5；NMOSFET和PMOSFET的栅介质层7；NMOSFET和PMOSFET的栅电极层8、10；NMOSFET和PMOSFET的侧墙隔离层9和场氧隔离层12。
本发明金属栅/高K栅介质制备工艺的具体步骤如下
首先是对半导体衬底进行预栅清洗，然后利用CVD(包括MOCVD和ALD)技术制备Hf基高K栅介质层；在Hf基高K栅介质层淀积后再在Hf基高K栅介质层上淀积TaN/HfN覆盖层；利用快速热退火(Rapid Thermal Anneal，RTP)技术对盖有TaN/HfN覆盖层的Hf基高K栅介质进行高温(＞900℃)的处理，接着，利用无损湿法刻蚀工艺除去Hf基高K栅介质层上淀积的TaN/HfN覆盖层；利用功函数可调的双金属栅制备工艺，淀积新的金属栅电极层后，最终形成金属栅功函数可调制、EOT＜1nm、具有高迁移率和高可靠性的金属栅/高K栅介质结构。
所述半导体衬底可以是传统的体Si衬底，也可以是SOI(semiconductor on insulator)衬底。
Hf基栅介质层淀积前，将采用稀释HF最后浸泡的的预栅清洗工艺或其他新型的预栅清洗工艺处理Si衬底，但不采用可引起沟道载流子迁移率显著下降的Si表面氮化工艺。
Hf基栅介质层需要采用已发展的CVD方法包括MOCVD和ALD方法制备，TaN/HfN覆盖层可采用已发展的CVD或PVD方法形成，其中HfN和TaN层厚度分别在50～100nm和100～200nm。
对TaN/HfN/Hf基高K栅介质结构进行高温退火的工艺优选利用RTP方法在950～1100℃进行1～30秒的快速热退火工艺。
利用湿法工艺除去TaN覆盖层的化学溶液优选采用加热到120℃-180℃的以NH4OH溶液为主体的SC1溶液，湿法工艺除去HfN覆盖层的化学溶液优选采用100∶1稀释的HF溶液去HfN的方法。
金属栅淀积可以选择溅射、CVD和FUSI工艺方法淀积纯金属、金属氮化物和金属硅化物的技术。
以金属栅/高K栅介质工艺技术方案适用于后栅(Gate-Last)CMOS工艺技术为例，其制备CMOS晶体管及由其构成的集成电路的具体实施方法，由图2至图11所示，包括以下步骤本发明所用的衬底为体Si材料，采用单阱(N阱)工艺制备，如图2所示；本发明的下一步如图3所示，采用常规CMOS工艺(光刻/刻蚀或LOCOS技术)定出器件有源区，并生长牺牲层栅氧化层和牺牲层多晶硅栅电极层。其中，牺牲层栅氧化层为二氧化硅或SiON，其厚度为20～50埃，牺牲层多晶硅为LPCVD的多晶硅，其厚度为200nm～400nm；利用标准的CMOS工艺的光刻和刻蚀工艺，形成栅图形；本发明的下一步如图4所示，在P区，利用离子注入技术进行NMOS的源漏掺杂注入；
在N区，利用离子注入技术进行PMOS的源漏掺杂注入，如图5所示；本发明的下一步如图6所示，用LPCVD淀积400～800埃的侧墙介质层氮化硅，接着用回刻(etch-back)技术在栅电极两侧形成宽度为350～750埃的氮化硅侧墙；本发明的下一步如图7所示，利用湿法工艺，除去牺牲层多晶硅电极层和SiO2或SiON介质层；如图8所示，利用预栅清洗工艺清洗后，利用CVD工艺制备Hf基高K栅介质层后，再利用CVD或PVD工艺顺序淀积HfN/TaN电极层。接着进行900℃-1100℃的高温退火，改进高K栅介质层的质量；如图9所示，分别利用湿法工艺将TaN和HfN层分别刻蚀掉；即利用湿法工艺除去TaN覆盖层的化学溶液优选采用加热到120℃-180℃的以NH4OH溶液为主体的SC1溶液，湿法工艺除去HfN覆盖层的化学溶液优选采用100∶1稀释的HF溶液去HfN的方法。
本发明的下一步如图10所示，利用双金属栅制备工艺，分别在NMOS和PMOS区域淀积N型和P型金属栅电极层；利用光刻和刻蚀工艺或CMP工艺形成，双金属栅图形结构；如图11所示，采用CMOS后道工序的工艺步骤，包括淀积钝化层、开接触孔以及金属化等，进行通孔和局域互连工艺，熟悉本领域的技术人员对此非常熟悉，是常规工艺。至此，完成了本发明实施例的所有步骤。
上述是对于本发明最佳实施例工艺步骤的详细描述，但是很显然，本发明技术领域的熟练人员可以根据上述的步骤作出形式和内容方面非实质性的改变而不偏离本发明所实质保护的范围，因此，本发明不局限于上述具体的形式和细节。
权利要求
1.一种金属栅/高K栅介质结构的制备方法，其步骤包括(1)在衬底淀积高K栅介质层，即对衬底进行预栅工艺处理后，利用MOCVD或ALD技术淀积Hf基高K栅介质层；(2)形成TaN/HfN/Hf基高K栅介质结构，即在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；(3)利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火；(4)利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；(5)在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的金属栅电极层，形成金属栅/高K栅介质结构。
2.如权利要求1所述的金属栅/高K栅介质结构的制备方法，其特征在于对TaN/HfN/Hf基高K栅介质结构进行高温退火的温度范围为900℃-1100℃。
3.如权利要求1所述的金属栅/高K栅介质结构的制备方法，其特征在于将硅片放入120℃-180℃的SC1热溶液煮1～10分钟，刻蚀掉TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层。
4.如权利要求1或3所述的金属栅/高K栅介质结构的制备方法，其特征在于将硅片浸泡在HF∶H2O＝1∶100的稀释氢氟酸中1～10分钟，除去HfN/Hf基高K栅介质结构中的HfN覆盖层。
5.一种双金属栅CMOS的制备方法，其步骤包括(1)采用标准CMOS工艺制备双栅CMOS器件工艺过程中，利用SiO2或SiON栅介质层和多晶硅电极牺牲层技术制备高K栅介质层，即在完成SiO2栅介质层和多晶硅电极组成的栅结构制备后，刻蚀除去CMOS栅结构上的SiO2或SiON栅介质层和多晶硅电极等牺牲层，对衬底进行预栅工艺处理，然后再利用MOCVD或ALD技术淀积Hf基高K栅介质；(2)形成TaN/HfN/Hf基高K栅介质结构，即在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；(3)利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火；(4)利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；(5)在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的双金属栅电极层，形成双金属栅/高K栅介质结构；(6)进入常规的CMOS后道工序，制得双金属栅/高K栅介质CMOS。
全文摘要
本发明提供一种金属栅/高K栅介质的制备方法，属于半导体集成电路及其制造技术领域。该方法包括对衬底进行预栅工艺处理，然后利用MOCVD或ALD技术淀积Hf基高K栅介质；在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；再利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火，该TaN/HfN结构和高温过程可以在保证低的EOT(＜1nm)的条件下，获得高的可靠性；接着，利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的金属栅电极层，最终形成金属栅功函数可调制、EOT＜1nm、具有高迁移率和高可靠性的金属栅/高K栅介质结构。
文档编号H01L21/70GK1832113SQ200610011368
公开日2006年9月13日 申请日期2006年2月24日 优先权日2006年2月24日
发明者康晋锋, 刘晓彦, 张兴, 韩汝琦, 王阳元 申请人:北京大学