专利名称：一种高介电栅介质Al的制作方法
技术领域：
本发明属于半导体集成电路制造工艺技术领域，具体涉及到一种高介电栅的堆层结构(high-k stack)。
介电常数远高于SiO2(kox)的栅介质能够实现与SiO2等价且薄的电学厚度(teq)，尤其是高介电栅介质的物理厚度(tphys)大于SiO2(tox)teq＝(tox/k)*tphys用高介电常数材料替代SiO2不是一件简单的事，其材料内部和界面性能必须与SiO2相比拟，并且器件性能有明显的改善。材料的基本特性，如与硅衬底相关的热力学稳定性，微电子加工过程中各种热处理条件下的稳定性，低扩散系数，热膨胀(与硅)匹配，这些都是一些重要的鉴定参数。
人们首先想到的是氮化硅。对SiO2和与之密切相关的SiON而言，界面陷阱和体内陷阱通常是1010cm-2eV-1和1010cm-2数量级，电荷诱捕(traps)和栅介质的可靠性是非常重要的考虑因素；与硅有关的热稳定性也是一个重要的考虑因素，因为高温退火通常用于源漏和多晶硅的掺杂激活。有关文献报道了先氧化硅后氮化硅栅介质结构，采用炉子生长(LPCVD)，并先后在氨气(NH3)和笑气(N2O)中退火(800-1000℃)，其结果令人鼓舞。生产上的可行性---即低的漏电流，硼穿透的抑制，可比拟的载流子迁移率，是显而易见的。对等价氧化物厚度为1.4nm的CVD氮化硅而言，其漏电流小两个数量级。硼的穿透完全被氧化硅上的氮化物所抑制。优化后的迁移率可达热氧化硅的值，从而使饱和电流也与热氧化硅可比。然而氮化物的介电常数不够高(K～8)，对SiO2等价电学厚度＜1nm的器件而言不能胜任，所以还需寻求更高介电常数的栅介质材料。
有人预言许多二元和三元氧化物与硅接触是热稳定的，但最近对高介电常数栅绝缘层的研究主要集中在二元金属氧化物如Ta2O5，TiO2，ZrO2，HfO2，Y2O3，La2O3，Al2O3，和Gd2O3和它们的硅化物。这些材料的介电常数通常在10～40范围内，比SiO2高3～10。实验证明，与同样电学厚度的SiO2相比，高介电栅的漏电流可减小103倍至106倍；但由于漏区二维边缘电场可穿过厚的高介电栅，所以限制了高介电栅带来的好处。漏边缘场降低了源-沟道势垒，从而降低了阈值或开启电压；其原理与熟知的漏诱导势垒(DIBL)降低相似，即漏电场通过硅衬底耦合调制了源-沟道势垒。因此，高介电材料的使用必须与电学厚度的减少同时考虑；大的硅-栅介质势垒高度是人们所希望的，因为通过栅的直接隧穿电流与此势垒高度成指数式依赖关系(幂数为势垒高度的平方根)。另外，发射进入栅绝缘层的热载流子也与此势垒高度有关。因此，高介电栅不仅要具有宽带隙，而且也要具有较高势垒高度的能带组合。Al2O3可能是与SiO2在带隙和能带组合上相似的仅有的一种物质。
然而高介电材料的淀积与其它器件制作工艺的集成还需在几个领域做进一步的研究。如果使用传统的自对准多晶硅栅，栅介质膜必须能忍受快速热退火(RTAs)≥950℃，以便激活掺杂的多晶硅栅；在多晶硅栅CMOS工艺中，通常的热处理造成潜在的问题，如在高介质栅和硅衬底之间硅化物的形成和界面SiO2的出现。另外，穿过栅介质的扩散(如硼、氧)是一个严重的问题；如果使用金属栅极(用低温工艺)，许多热稳定性问题可得到缓解。
综上所述，单一的高介电栅材料可分为有两大类一是界面问题---有些介电材料K值很高，但与硅接触后有SiO2界面层生成(这是人们不希望看到的)，使得等价SiO2的厚度(teq)减少很多，换句话说，高介电材料的生长厚度相应减少；另外，界面态/缺陷很多，导致载流子的迁移率大大降低；其二是K值偏低问题---有些介电材料如Al2O3界面特性与SiO2相似，但K值偏低，导致其物理厚度(tphys)大大减少，从而使隧穿电流增大。因此，单一的高介电栅材料很难满足其要求，多层栅介质的组合成为一利可行的方案。考虑到工艺上的可行性和高介电材料的优缺点，人们通常在设计高介电栅堆结构时针对两种器件类型低功耗器件---要求穿过栅介质的隧穿电流最小，待机功耗低；高性能器件---开启电流大或开启速度快，隧穿电流并不重要。
本发明的目的在于针对低功耗器件提出一种高介电栅介质结构，以解决单一高介电材料所不能克服的缺点界面问题或K值偏低问题---导致载流子迁移率降低和等价SiO2的厚度(teq)减少，隧穿电流不能完全得到抑制。
本发明设计的高介电栅介质结构，以Al2O3作为界面确定层，中间采用BaO，组成新栅堆结构---Al2O3/BaO/Al2O3三明治结构。它适用于等效栅氧厚度≤1nm的MOS器件。
本发明为了解决与硅的界面问题和能带组合，选用了Al2O3作为界面确定层。Al2O3的带隙是8.8eV，介电常数～10，导带偏移为2.8eV，价带偏移量为4.9eV，与SiO2在带隙和能带组合上相似，并且很少出现SiO2界面层，唯一的缺点是介电常数偏低。因此，本发明采用介电常数较高的BaO(k＞20)来提高整体的介电常数值。使用三明治结构是为了保证隧穿电流很小。
另外，本发明采用金属栅(单一或两种金属皆可，如W， WTi，WN，TiN，TiNi，Ta，TaN合金等)做电极，从而避免了多晶硅栅带来的硼穿透问题(从多晶到栅氧)和高温激活退火带来的工艺集成问题。本发明优选TiN作为金属栅电极，使功函数有更好的匹配。
上述高介电栅介质结构，其中Al2O3厚度可为0.3-0.8nm，BaO厚度可为4-6nm。
本发明还提出上述高介电栅介质的制备方法，具体步骤如下先将硅片表面的自然SiO2去除；然后采用原子层生长法(ALCVD)或金属有机气相淀积法(MOCVD)或溶胶-凝胶法(Sel-gel)在表面氢化的硅片上依次生长Al2O3、BaO高介电层、Al2O3覆盖层；最后用低温工艺淀积金属栅(如TiN)。上述的硅片表面自然氧化层SiO2可用HF酸蒸汽除去，使表面悬挂键被氢饱和，成为疏水性表面；可用ALCVD或MOCVD工艺生长0.3nm～0.8nm的Al2O3，比如，用Al(CH3)3和水蒸气淀积；可用ALCVD或MOCVD或Sel-gel生长4～6nm厚度的BaO(根据等价栅氧厚度而定)，比如，用Ba(CH3)2和氧气或臭氧淀积；可采用低温工艺(＜600℃)PVD或CVD方法淀积金属栅TiN。本发明可以有效减少栅隧穿电流和由于多晶硅耗尽引起的栅电容衰减，可实现较高的器件开启频率，同时又保证了低功耗；在IC制造工艺上相对简单、方便，易于集成。
权利要求
1.一种高介电栅介质结构，其特征在于以Al2O3作为界面确定层，中间采用BaO，组成Al2O3/BaO/Al2O3三明治结构。
2.根据权利要求1所述的高介电栅介质结构，其特征在于采用金属栅做电极。
3.根据权利要求1所述的高介电栅介质结构，其特征在于Al2O3厚度为0.3-0.8nm，BaO厚度为4-6nm。
4.一种如权利要求1所述的高介电栅介质结构的制备方法，其特征在于具体步骤如下先将硅片表面的自然SiO2去除；然后采用原子层生长法或金属有机气相淀积法或溶胶-凝胶法在表面氢化的硅片上依次生长Al2O3、BaO高介电层、Al2O3覆盖层；最后用低温工艺淀积金属栅TiN。
5.根据权利要求4所述的制备方法，其特征在于上述的硅片表面自然氧化层SiO2用HF酸蒸汽除去，表面悬挂键被氢饱和，成为疏水性表面。
6.根据权利要求4所述的制备方法，其特征在于采用小于600℃的PVD或CVD方法淀积金属栅TiN。
全文摘要
本发明属于半导体集成电路制造工艺技术领域，具体涉及一种高介电栅介质的堆层结构。随着器件尺寸的不断缩小，当栅氧厚度＜1.5nm时，穿过栅氧的漏电流太大，不得不寻求高介电材料来替代二氧化硅。然而，单一的高介电栅材料很难满足其要求，因此，多层栅介质的组合成为一种可行的方案。本发明提出了一种栅介质三明治结构，即Al
文档编号H01L21/3205GK1420528SQ02137199
公开日2003年5月28日 申请日期2002年9月27日 优先权日2002年9月27日
发明者缪炳有, 徐小诚 申请人:上海华虹(集团)有限公司