一种具有结型半导体层的hemt器件的制作方法
【技术领域】
[0001]本发明属于半导体技术领域，具体的说涉及一种具有结型半导体层的HEMT (HighElectron Mobility Transistor，高电子迁移率晶体管)器件。
【背景技术】
[0002]宽禁带半导体氮化镓(GaN)具有高临界击穿电场(?3.3X 106V/cm)、高电子迀移率(?2000cm2/V*s)等特性，且基于GaN材料的异质结高电子迀移率晶体管(HEMT)还具有高浓度(?1013cm-2)的二维电子气(2DEG)沟道，使得GaN HEMT器件具有反向阻断电压高、正向导通电阻低、工作频率高等特性，在大电流、低功耗、高压开关器件应用领域具有巨大的应用前景。
[0003]功率开关器件的关键是实现高击穿电压、低导通电阻和高可靠性。HEMT器件的击穿主要是由于栅肖特基结的泄漏电流和通过缓冲层的泄漏电流引起的。要提高器件耐压，纵向上需要增加缓冲层的厚度和质量，这主要由工艺技术水平决定；横向上需要漂移区长度增加，这不仅使器件(或电路)的芯片面积增加、成本增大，更为严重的是，器件的导通电阻增大，进而导致功耗急剧增加，且器件开关速度也随之降低。
[0004]为了充分利用GaN材料的高临界击穿电场等优异特性，提高器件耐压，业内研究者进行了许多研究。其中场板技术是一种用来改善器件耐压的常用终端技术，文献(J.Li, et.al.“High breakdown voltage GaN HFET with field plate，，IEEE ElectronLett., vol.37, n0.3, pp.196 - 197, February.2001.)采用了与栅短接的场板，如图1 所示，场板的引入可以降低主结的曲率效应和电场尖峰，从而提高耐压。然而场板的引入会使器件寄生电容增大，影响器件的高频和开关特性文献。(Akira Nakajima, et.al.“GaN-BasedSuper Heterojunct1n Field Effect Transistors Using the Polarizat1n Junct1nConcept^IEEE Electron Device Letters, vol.32, n0.4, pp.542-544, 2011)米用极化超结的思想，在漂移区部分的AlGaN势皇层上方生长一层顶层GaN，并在其界面形成二维空穴气(2DHG)，2DHG与其下方的2DEG形成天然的“超结”，在阻断耐压时，辅助耗尽漂移区，优化器件横向电场，从而达到提高耐压的目的，如图2所示。但是顶层GaN与栅电极形成了空穴的欧姆接触，在正向导通时，栅压较大时会产生栅极泄漏电流，限制了栅压摆幅。
[0005]对于AlGaN/GaN HEMT器件而言，增强型(常关型)HEMT器件比耗尽型(常开型)HEMT器件具有更多的优势，其实现技术也是研究者们极其关注的问题。文献(W.Saito, et.al., “Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applicat1ns,，，IEEE Trans.Electron Devices, vo1.53, n0.2，pp.356-362，2006)报道了采用槽栅结构实现了一种准增强型高压AlGaN/GaNHEMT，如图3所示，凹栅刻蚀能够有效地耗尽栅极下方2DEG浓度，极大地提高阈值电压，但是凹栅刻蚀需要精确地控制刻蚀深度和降低等离子体处理引起的刻蚀损伤。
【发明内容】
[0006]本发明所要解决的，就是针对上述问题，提出一种具有结型半导体层的HEMT器件。
[0007]为实现上述目的，本发明采用如下技术方案:
[0008]—种具有结型半导体层的HEMT器件，包括衬底1、设置在衬底I上表面的缓冲层2和设置在缓冲层2上表面的势皇层3，所述缓冲层2和势皇层3的接触面形成具有二维电子气沟道的第一异质结；所述势皇层3上表面的两端分别具有源电极4和漏电极5，势皇层3上表面中部具有栅极结构；所述源电极4与栅极结构之间的势皇层3上表面具有介质钝化层10，所述漏电极5与栅极结构之间的势皇层3上表面具有结型半导体层8 ;所述结型半导体层8与势皇层3的接触面形成具有二维空穴气的第二异质结；其特征在于，所述结型半导体层8由P型掺杂区81和N型掺杂区82构成，所述P型掺杂区81与栅极结构连接，所述N型掺杂区82与漏电极5之间具有能阻断二维空穴气的隔断层11 ;所述栅极结构由绝缘栅介质7和金属栅电极6构成，所述绝缘栅介质7分别与介质钝化层10、势皇层3和P型掺杂区81连接，其横截面形状为U型结构，所述金属栅电极6位于绝缘栅介质7中，所述金属栅电极6沿器件横向方向延伸并覆盖在绝缘栅介质7的上表面；所述金属栅电极6还延伸至P型掺杂区81上表面并与结型半导体层8之间形成整流结构9。
[0009]本发明总的技术方案，通过在栅漏之间的势皇层上表面生长一层结型半导体层，结型半导体层与势皇层形成二维空穴气(2DHG)。栅极金属与结型半导体层形成整流结构避免栅上加正压时造成栅极-2DHG-2DEG的泄漏电流，同时漏电极与结型半导体之间采用隔离层阻断2DHG ;另一方面，栅漏之间的2DHG与2DEG形成极化超结，阻断状态时辅助耗尽漂移区，有效的改善了器件栅靠漏端的电场集中效应，同时，在P型掺杂区和N型掺杂区的接触部分，会引入一个新的电场尖峰，使得器件表面电场分布更加均匀，从而提高器件的关态击穿电压。
[0010]进一步的，所述金属栅电极6与漏电极5之间的结型半导体层8的上表面具有第二介质钝化层13，所述漏电极5沿第二介质钝化层13上表面向金属栅电极6的方向延伸，形成漏场板电极12。
[0011]上述方案的目的在于，通过漏场板12的引入，可以有效的降低漏端的电场尖峰，
避免了漏电发生提前击穿。
[0012]进一步的，所述栅极结构为平面绝缘栅结构，所述绝缘栅介质7的下表面与势皇层3的上表面连接。
[0013]进一步的，所述栅极结构为凹槽绝缘栅结构，所述绝缘栅介质7的底部位于势皇层3中。
[0014]进一步的，所述栅极结构为凹槽绝缘栅结构，所述绝缘栅介质7的下表面与缓冲层2的上表面连接。
[0015]进一步的，其特征在于，所述整流结构9为金属栅电极6与P型掺杂区81接触形成肖特基势皇接触。
[0016]进一步的，所P型掺杂区81与栅极结构连接处的上表面掺杂有N型半导体形成PN结整流，所述整流结构9为金属栅电极6与PN结整流形成欧姆接触。
[0017]进一步的，所述隔断层11为物理隔断层或离子注入隔断层。
[0018]上述方案中，物理隔断层为指将结型半导体层8与漏电极5之间的部分刻蚀掉，使结型半导体层8与漏电极5之间隔离；离职注入隔断层是指在结型半导体层8与漏电极5之间注入N型半导体形成重掺杂的N型隔离层。
[0019]进一步的，所述绝缘栅介质7采用的材料为A1203或其他单层或多层绝缘介质材料；所述结型半导体层8采用的材料为S1、SiC、GaN、AlN、AlGaN、InGaN, InAlN中的一种或几种的组合；所述缓冲层2及势皇层3采用材料为GaN、AlN、AlGaN、InGaN, InAlN中的一种或几种的组合；所述衬底I采用的材料为蓝宝石、硅、SiC, AlN或GaN中的一种或几种的组入口 ο
[0020]本发明的有益效果为，有效的改善了器件栅靠漏端的电场集中效应，同时在P型掺杂区和N型掺杂区的接触部分，引入一个新的电场尖峰，使得器件表面电场分布更加均匀，从而提高器件的关态击穿电压。
【附图说明】
[0021 ] 图1是具有场板的HEMT器件结构；
[0022]图2是具有与栅电极电气相连的极化超结HEMT器件结构；
[0023]图3是具有凹槽绝缘栅结构的HEMT器件结构；
[0024]图4是实施例1的HEMT器件结构；
[0025]图5是实施例2的HEMT器件结构；
[0026]图6是实施例3的HEMT器件结构；
[0027]图7是实施例4的HEMT器件结构；
[0028]图8是实施例5的HEMT器件结构；
[0029]图9是实施例6的HEMT器件结构；
[0030]图10是本发明提出的结型超异质结HEMT器件结构与传统MOS-HEMT结构的反向耐压比较图；
[0031]图11是本发明提出的结型超异质结HEMT器件结构与传统MOS-HEMT结构的反向耐压时电场分布比较图。
【具体实施方式】
[0032]下面结合附图和实施例，详细描述本发明的技术方案:
[0033]实施例1
[0034]如图4所示，本例包括衬底1、设置在衬底I上表面的缓冲层2和设置在缓冲层2上表面的势皇层3，所述缓冲层2和势皇层3的接触面形成具有二维电子气沟道(2DEG)的第一异质结；所述势皇