[0165]在前述的第1实施方式中，由低阶部12形成的基极表面11Β和低表面11L的边界，设定在比针对横跨单元部2及外周部3的ρ型阱19的源极焊盘4的接触位置更靠内侧，但是如图13及图14所示，也可以设定在外侧。在该情况下，ρ+型阱接触区域24形成在ρ型阱19的内部区域中相对于η+型区域21在外侧隔开间隔的位置。
[0166]依据该结构，能够在基极表面11Β形成ρ+型沟道接触区域34和ρ+型阱接触区域24这两者，因此在形成这些区域24、34时的离子注入时，能够容易进行掩模的对准。当然，也能实现与第1实施方式同样的效果。
[0167]〈第3实施方式〉
图15及图16是本发明的第3实施方式所涉及的半导体装置的示意截面图，分别示出与图3及图4对应的截面构造。在图15及图16中，对于与前述的图3及图4所示的各部分对应的部分标注相同的参照标号并加以示出。
[0168]前述的第1实施方式中，在外周部3形成低阶部12，但该第3实施方式中，不在外周部3形成低阶部21，而外周部3具有与单元部2的基极表面11Β相同的高度位置的半导体表面11。
[0169]依据该结构，能够在基极表面11Β形成ρ+型沟道接触区域34和ρ+型阱接触区域24这两者，因此在形成这些区域24、34时的离子注入时，能够容易进行掩模的对准。当然，也能实现与第1实施方式同样的效果。
[0170]<第1参考方式>
图17及图18是本发明的第1参考方式所涉及的半导体装置的示意截面图，分别示出与图3及图4对应的截面构造。在图17及图18中，对于与前述的图3及图4所示的各部分对应的部分标注相同的参照标号并加以示出。
[0171]前述的第1实施方式中，表面绝缘膜26形成为使单元部2上的内侧部分27薄于外周部3上的外侧部分28，但是如图17及图18所示，也可以使单元部2上的内侧部分27形成为与外周部3上的外侧部分28相同的厚度。该膜厚为例如5500A?20000A左右即可。
[0172]<第2参考方式>
图19及图20是本发明的第2参考方式所涉及的半导体装置的示意截面图，分别示出与图3及图4对应的截面构造。在图19及图20中，对于与前述的图3及图4所示的各部分对应的部分标注相同的参照标号并加以示出。
[0173]图19及图20的构造是在第2实施方式的构造组合了与前述的第1参考方式的一样厚度的表面绝缘膜26的结构的例子。
[0174]<第4实施方式>
图21是本发明的第4实施方式所涉及的半导体装置的示意截面图，示出与图3对应的截面构造。在图21中，对于与前述的图3所示的各部分对应的部分标注相同的参照标号并加以示出。
[0175]前述的第1实施方式中，外周部3的耐压构造如ρ型层23及ρ型保护环25那样仅由P型的半导体区域构成，但是如图21所示，也可以为包含形成在低表面11L的沟槽和形成在该沟槽的底部的P型的半导体区域的构成。在该情况下，在沟槽内也可以隔着绝缘膜埋入导电材料。该实施方式中，形成有保护环55，其包含:形成在低表面11L并包围单元部2的环状的沟槽53 ;形成在沟槽53的底部及侧部并且其内部区域与沟槽53相接的ρ型层54。在沟槽53隔着沟槽绝缘膜56埋入有多晶硅层57。
[0176]通过该结构，也能实现与第1实施方式同样的效果。
[0177]以上，说明了本发明的实施方式，但是本发明也能以其他方式实施。
[0178]例如，也可以采用反转半导体装置1的各半导体部分的导电型的结构。例如，在半导体装置1中，Ρ型的部分为η型，η型的部分为ρ型也可。
[0179]另外，在半导体装置1中，构成半导体层的层不限于由SiC构成的n_型外延层，也可为由GaN、金刚石、Si构成的层等。
[0180]另外，各单位单元9不限于俯视正方形(四方形状)，例如，俯视三角形、俯视五角形、俯视六角形等的其他俯视多边形状也可。
[0181]本发明的半导体装置能够装入构成用于驱动例如作为电动汽车(包括混合动力车)、电车、产业用机器人等的动力源而利用的电动马达的驱动电路的逆变器电路所使用的功率模块。另外，也能装入用于转换太阳能电池、风力发电机其他的发电装置(特别是自家发电装置)产生的电力以与商用电源的电力匹配的逆变器电路的功率模块。
[0182]另外，由前述的实施方式的公开所掌握的特征在不同的实施方式间也能互相组合。另外，在各实施方式中出现的构成要素在本发明的范围内能够进行组合。
[0183]本发明的实施方式只不过是为明确本发明的技术的内容而利用的具体例，不应当限定于这些具体例而解释本发明，本发明的精神及范围仅由附加的权利要求书限定。
[0184]本申请对应于2013年3月5日向日本国专利厅提出的特愿2013 — 43407号，在此该申请的全部公开内容通过引用而进行结合。
[0185]标号说明
1半导体装置；2单元部；3外周部；4源极焊盘；5栅极焊盘；6栅极指；7除去区域；8栅极沟槽；9单位单元；10 η—型外延层；11半导体表面；11Β基极表面；11L低表面；12低阶部；13内侧沟槽；14外侧沟槽；15接触沟槽；16栅极电极；17栅极绝缘膜；18遮盖部；19 ρ型阱；20 η_型漏极区域；21 η+型区域；22Ρ型层；23 ρ型层；24 ρ+型阱接触区域；25 ρ型保护环；26表面绝缘膜；27内侧部分；28外侧部分；29接触孔；30接触孔；31接触孔；32 η+型源极区域；33源极沟槽；34 ρ+型沟道接触区域；35 ρ型沟道区域；36柱状部；37环状部；38 ρ型层；39源极沟槽绝缘膜；40沟槽埋入层；41源极部；42绝缘层；43多晶硅层；44源极沟槽；45 ρ+型沟道接触区域；46基底膜；47埋入金属；48基底膜；49埋入金属；50 η+型源极区域；51栅极电极；52栅极绝缘膜；53沟槽；54 ρ型层；55保护环；56沟槽绝缘膜；57多晶硅层。
【主权项】
1.一种半导体装置，其中包含: 第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。2.如权利要求1所述的半导体装置，其中， 所述半导体装置包含: 栅极沟槽，形成在所述单元部的表面侧；以及 栅极电极，隔着栅极绝缘膜埋入所述栅极沟槽，当导通时在所述栅极沟槽的侧部形成沟道， 所述外周部具有配置在所述栅极沟槽的深度以上的深度位置的半导体表面， 还包含具有形成在所述外周部的所述半导体表面的第2导电型的半导体区域的耐压构造。3.如权利要求2所述的半导体装置，其中， 所述半导体装置进一步包含用于对所述栅极电极取得接触的栅极指， 所述栅极沟槽包含在所述栅极指的下方横切所述栅极指的线状的沟槽。4.如权利要求2或3所述的半导体装置，其中， 所述栅极沟槽包含:当导通时所述沟道形成在其侧部的内侧沟槽；以及由该内侧沟槽的延长部构成并且相对于该内侧沟槽配置在外侧的外侧沟槽， 所述半导体装置进一步包含形成在所述外侧沟槽的侧部及底部的第2导电型的层。5.如权利要求2所述的半导体装置，其中， 所述半导体装置进一步包含用于对所述栅极电极取得接触的栅极指， 所述栅极沟槽选择性地形成在所述栅极指的下方区域， 所述半导体装置进一步包含第1导电型的高浓度层，所述高浓度层形成在该下方区域中未形成所述栅极沟槽的所述半导体层的半导体表面，含有杂质浓度高于所述半导体层。6.如权利要求1?5的任一项所述的半导体装置，其中， 所述单元部包含: 第1导电型的源极区域，以在所述半导体层的表面露出的方式配置； 第2导电型的沟道区域，以与所述源极区域相接的方式配置并且在导通时形成所述沟道; 第1导电型的漏极区域，以与所述沟道区域相接的方式配置； 第2沟槽，在所述半导体层的所述表面选择性地形成在以包含所述源极区域的方式划分的源极部；以及 第2导电型的沟道接触区域，选择性地配置在所述第2沟槽的底部并且与所述沟道区域电连接。7.如权利要求1?5的任一项所述的半导体装置，其中， 所述单元部包含: 第1导电型的源极区域，以在所述半导体层的表面露出的方式配置； 第2导电型的沟道区域，以与所述源极区域相接的方式配置并且在导通时形成所述沟道; 第1导电型的漏极区域，以与所述沟道区域相接的方式配置； 第2沟槽，在所述半导体层的所述表面选择性地形成在以包含所述源极区域的方式划分的源极部； 沟槽埋入部，埋入所述第2沟槽；以及 第2导电型的沟道接触区域，在所述源极部选择性地配置在比所述第2沟槽的底部高的位置并且与所述沟道区域电连接。8.如权利要求7所述的半导体装置，其中，所述沟槽埋入部由形成在所述第2沟槽的内表面的绝缘膜和埋入所述绝缘膜的内侧的多晶硅层构成。9.如权利要求8所述的半导体装置，其中，所述绝缘膜由Si02、A10N、Al203、Si02/A10N、Si02/A10N/Si02、Si02/SiN 及 Si02/SiN/Si02的任一个构成。10.如权利要求8或9所述的半导体装置，其中，所述绝缘膜具有包含氮(N)的S1J莫。11.如权利要求8?10的任一项所述的半导体装置，其中，所述绝缘膜形成为在所述第2沟槽的所述底部比在所述第2沟槽的侧部的部分厚。12.如权利要求8?11的任一项所述的半导体装置，其中，所述多晶硅层由η+型多晶硅构成。13.如权利要求7所述的半导体装置，其中，所述沟槽埋入部由回填所述第2沟槽的绝缘层构成。14.如权利要求13所述的半导体装置，其中，所述绝缘层由S12构成。15.如权利要求14所述的半导体装置，其中，所述绝缘层由包含磷(P)或硼(B)的S12构成。16.如权利要求7所述的半导体装置，其中，所述沟槽埋入部由回填所述第2沟槽的多晶硅层构成。17.如权利要求16所述的半导体装置，其中，所述多晶硅层由p+型多晶硅构成。18.如权利要求6?17的任一项所述的半导体装置，其中，进一步包含第2导电型的层，所述第2导电型的层以与所述沟道区域及所述沟道接触区域连续的方式形成在所述第2沟槽的所述底部及侧部。19.如权利要求2?5的任一项所述的半导体装置，其中，所述栅极电极包含:形成在所述栅极沟槽的内表面的由多晶硅构成的基底膜；以及埋入所述基底膜的内侧的包含Mo、W、Al、Pt、Ni及Ti的至少一种的埋入金属。20.如权利要求1?19的任一项所述的半导体装置，其中，进一步包含:配置在所述半导体层的表面侧的由包含铜(Cu)的金属构成的表面金属层。21.如权利要求20所述的半导体装置，其中，所述表面金属层包含Al- Cu类合金。22.如权利要求2?5的任一项所述的半导体装置，其中，在所述单元部形成有多个被所述栅极沟槽以格子状划分的单位单元。23.如权利要求2?5的任一项所述的半导体装置，其中，在所述单元部形成有多个被所述栅极沟槽以条纹状划分的单位单元。24.如权利要求1?23的任一项所述的半导体装置，其中，所述半导体层由SiC、GaN或金刚石构成。
【专利摘要】本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。
【IPC分类】H01L29/12, H01L29/06, H01L29/78
【公开号】CN105247683
【申请号】CN201480012210
【发明人】中野佑纪, 中村亮太
【申请人】罗姆股份有限公司
【公开日】2016年1月13日
【申请日】2014年3月4日
【公告号】US20160020289, WO2014136801A1