易控制，进而，元件嵌入式封装结构的整体厚度及均匀度较佳且较易控制。此外，因所述第一电介质层需要形成开口以容纳裸片，其与第二电介质层的接触面积较小，可改进第二电介质层与第一电介质层因热膨胀系数不一致所导致的热应力，理论上，如果开口越大(即容纳裸片的数目越多)，热应力改进的效果越明显。此外，如果形成的开口可一次涵盖多个裸片，其可省去为个别裸片开口的工艺成本。
[0026]此外，因所述第一电介质层112直接通过粘着层106附着于载体102上，先前为附着在所述载体上的所述第一电介质层的粘着力便不需要特别要求，而可利用不具粘着力的电介质材料作为所述第一电介质层的材质。此外，因所述第一电介质层112设置于粘着层106上时为全固化材料，先前为适当包覆固着裸片104的所述第一电介质层的流变性质便不需要特别要求，而可利用流变性质较不佳的电介质材料作为所述第一电介质层的材质。
[0027]所述第二电介质层114具有上表面114a及下表面114b。所述第二电介质层114设置于所述第一电介质层112的上表面112a及所述裸片104的作用面104a上。所述第二电介质层114渗入并填满所述第一电介质层112的开口 112c侧壁与裸片104侧边间的空隙。如图所示，部分的所述第二电介质层114的表面与所述第一电介质层112的下表面112b共平面。因所述第二电介质层114包含半固化的电介质材料，其流动性较佳，在施加于所述第一电介质层10上时，可渗入或填补第一电介质层112因开口 112c宽度较裸片尺寸宽，或较硬化或较不具流动性所造成的与裸片间的空隙，围绕所述裸片104，使所述裸片受到更佳的保护，因此，其与半固化的第一电介质层112搭配，可进一步改进机械稳定性且改进裸片的密封程度，进一步降低裸片受到外界环境，如湿气、空气氧化或灰尘的影响的可能性。所述第二电介质层与所述第一电介质层的材料可相同或不同，但如果所述第二电介质层114的材料与所述第一电介质层112的材料不同，所述第一电介质层112与所述第二电介质层114搭配，构成所述衬底的电介质层时，因所述电介质层由两种不同材料的电介质材料组成，根据所选择的材料，可减缓热膨胀系数的差异。所述第二电介质层114的材质可为半固化的电介质材料，可为预浸材(prepreg)衬底材料、ABF类材料、树脂涂布铜箱(Resin coatedcopper, RCC)树脂材料、液态电介质物质(如聚酰亚胺(PI)或聚苯并二恶唑(ΡΒ0))或其类似物或其它合适的材料。
[0028]所述第二电介质层114可具有通孔，从所述第二电介质层114的上表面114a延伸到所述裸片104的接垫122，露出裸片104的接垫122，以供外部电性连接。所述开口中可设有电性互连件124。
[0029]所述第二图案化导电层116设置于所述第二电介质层114的上表面114a上，在所述第二电介质层114的上表面114a上实质侧向延伸。所述第二图案化导电层116通过所述电性互连件124与所述接垫122电性连接。
[0030]虽然图1绘示第一电介质层112和第二电介质层114作为嵌入式衬底的一部分，但事实上，所述第二电介质层114与所述第一电介质层112可无明显分界，即其可为同一材料组成。虽然图1仅绘示一层第一电介质层112和一层第二电介质层114作为嵌入式衬底的一部分，但在其它实施例中，第一电介质层112和第二电介质层114可各由两层以上组成。
[0031]前述的电性互连件124可利用本发明领域中任何可用的材料组成，例如由金属、金属合金、具有金属或金属合金散布于其中的材料或合适的导电材料所形成。举例来说，所述电性互连件124的材料可包含铝、铜、钛或其组合。前述的芯片垫106、第一图案化导电层108及第二图案化导电层116可利用本发明领域中任何可用的材料组成，例如由金属、金属合金、具有金属或金属合金散布于其中的材料或合适的导电材料所形成。举例来说，前述的芯片垫106、第一图案化导电层108及第二图案化导电层116可包含铝、铜、钛或其组合。所述电性互连件124与所述芯片垫106、第一图案化导电层108及第二图案化导电层116的材质可相同或不同。
[0032]参考图2,其展7K第一电介质层212的实施例的俯视图，所述第一电介质层212具有露出多个裸片的至少一个开口 212c。在多个裸片204经过封装后，后续会经过例如沿着X1、X2、X3、Yl、Y2、Y3、Y4、Y5及Y6线切割后，以形成个别裸片的半导体封装。开口的尺寸可依尺寸及利用率而设计为容纳一个或数个裸片。如图所示，在一实施例中，所述开口可设计为涵盖单排5个裸片，以减少所述第一电介质层的开口数目。此外，所述开口所涵盖的裸片数或裸片的排列(单排)可考量后续裸片封装完成切割后，所述裸片封装的相对两侧是否可呈现对称。举例来说，所述开口可设计为涵盖单排单数个裸片。如图2所示，开口设计为涵盖单排5个裸片时，其后续裸片封装完成沿着X1、X2、X3、Yl、Y2、Y3、Y4、Y5及Y6线切割后，所述裸片封装的相对两侧可呈现对称、一致的结构。如图2所示，所述第一电介质层212可具有多个开口沿着所述第一电介质层212的短边排列。
[0033]参考图3,其展7K第一电介质层312的另一实施例的俯视图，所述第一电介质层312具有露出多个裸片的至少一个开口 312c。在多个裸片304经过封装后，后续会经过例如沿着X4、X5、X6、X7、Y7、Y8、Y9及Y10线切割后，以形成个别裸片的半导体封装。开口的尺寸可依尺寸及利用率，可为一个或数个裸片容纳于其中。举例来说，如图所示，在一实施例中，所述开口可设计为涵盖单排3个裸片，以减少所述第一电介质层的开口数目。此外，所述开口所涵盖的裸片数或裸片的排列(单排)可考量后续裸片封装完成切割后，所述裸片封装的相对两侧是否可呈现对称。举例来说，如图3所示，开口设计为涵盖单排3个裸片时，其后续裸片封装完成沿着X4、X5、X6、X7、Y7、Y8、Y9及Y10线切割后，所述裸片封装的相对两侧可呈现对称、一致的结构。如图3所示，所述第一电介质层312可具有多个开口沿着所述第一电介质层312的长边排列
[0034]参考图4，其展示本发明元件嵌入式封装结构400的另一实施例的剖面图。此实施例与图1的实施例的差别在于所述裸片404及所述第一电介质层412直接通过粘着层406附着于载体402上。本实施例的优点如先前所述。此外，因所述裸片404及所述第一电介质层412直接通过粘着层406附着于载体402上，其载体402的上表面402上未具有芯片垫或第一图案化导电层，所述粘着层的厚度较容易控制，且其厚度不需根据芯片垫或第一图案化导电层的厚度决定，粘着层406的厚度可较薄。
[0035]参考图5，其展示本发明元件嵌入式封装结构500的另一实施例的剖面图。在此实施例中，所述载体502为引线框架(lead frame)。本实施例的优点如先前所述。此外，因引线框架为金属组成，其可提供较佳的散热效果。此外，引线框架有成本较低等优点。
[0036]参考图6，其展示本发明元件嵌入式封装结构600的另一实施例的剖面图。所述元件嵌入式封装结构600与图1所示者的差别主要在于所述第一电介质层612的上表面612a及下表面612b可分别另包含金属箱626a及626b,以帮助散热。
[0037]参考图7，其展示本发明元件嵌入式封装结构700的另一实施例的剖面图。所述元件嵌入式封装结构700与图6所示者的差别主要在于所述元件嵌入式封装结构700的裸片704通过粘着层706设置在引线框架702上。如先前所述