或数个裸片。如图14或15所示，开口 1412c及1512c的尺寸可设计为涵盖单排3个或5个裸片，以减少所述电介质膜的开口数目。此外，如图14所示，所述第一电介质层1412可具有多个开口沿着所述第一电介质层1412的长边及短边排列；且如图15所示，所述第一电介质层1512可具有多个开口沿着所述第一电介质层1512的长边排列。
[0050]参考图13E，半固化的电介质材料填入所述第一电介质层112与所述裸片104间的空隙及覆盖至少部分所述第一电介质层112的上表面112a及所述裸片104的作用面104a上，以形成第二电介质层114。所述第二电介质层114的部分表面可与所述粘着层110的表面接触。在一实施例中，所述半固化电介质材料可利用层压方式填入所述第一电介质层112与所述裸片104间的空隙且覆盖至少部分所述第一电介质层112的上表面112a及所述裸片104的作用面104a，以形成第二电介质层114。因所述第二电介质层114的材质可为半固化硬化材料，如预浸材衬底材料、ABF类材料、树脂涂布铜箔树脂材料或其类似物或其它合适的材料等，故其可很容易地渗入并填补第一电介质层112与裸片104间的空隙，使所述裸片完全受到保护，避免外界环境的影响，且可增强元件嵌入式封装结构的机械性质。在施加所述半固化的电介质材料后，所述半固化的电介质材料可进行加热，以硬化形成全固化的电介质层。
[0051]如图13E所示，所述第二电介质层114可具有至少一个开口 125，以露出所述裸片104的接垫122。所述开口可利用各种方式形成。举例来说，所述开口可利用光刻/蚀刻、激光钻孔或机械钻孔方式形成。在一实施例中，所述开口利用激光钻孔方式形成。所述开口可为任意形状，例如包含但不限于柱状或非柱状。柱状例如是圆柱状、椭圆柱状、方形柱状或矩形柱状。非柱状例如是圆锥、漏斗或锥状。所述开口的侧面边界也可以是曲线状或大体上呈特定形状。
[0052]所述第二电介质层114可另外进行去胶密(desmear)工艺，使第二电介质层114表面粗糙化，以帮助后续形成第二图案化导电层116于其上。
[0053]请参考图13F，形成电性互连件124于所述开口的接垫122上，且形成第二图案化导电层116于所述第二电介质层114的上表面114a上。所述第二图案化导电层116经由所述电性互连件124与所述裸片104的接垫122电性连接。前述电性互连件124由所述第二图案化导电层116实质上垂直延伸，可实质上填充开口。所述电性互连件124可用任意一种镀膜技术形成，例如电镀或填入由导电材料组成的糊状物。所述第二图案化导电层116可以利用任意一种镀膜技术先形成于所述第二电介质层114的上表面114a上，再利用光刻及蚀刻方式形成。
[0054]参考图13G，保护层1130填入所述第二图案化导电层116所界定出的开口。接着，图案化所述保护层1130，以形成露出部分所述第二图案化导电层116的开口。参考图13H，显露的部分可作为或形成球垫1132，例如球栅阵列端点，以供球栅阵列焊球1134形成于其上。形成焊球后，可对所述元件嵌入式封装结构进行个别元件的切割。举例来说，可沿着锯切线进行单切步骤，以形成多个独立的芯片封装体，其中因所述多个裸片的排列方式，所述些芯片封装体经切割后所形成的几何结构相同(图2及3)。
[0055]本案的说明书及图式仅用于阐释本发明，并非意图限制本发明的权利范围；此外，本案图式中所绘示的各技术特征及元件仅用于使所属领域的技术人员更了解本发明，其绘示的尺寸及其对应关系未必表示其实际关系。所属领域的技术人员应能根据本案所提供的权利要求书、发明说明及图式而了解本案权利要求书所涵盖的发明范围，本发明的权利范围当以本案权利要求书为准，涵盖所属领域的技术人员从本案的说明书及图式所能合理推知的范围。
【主权项】
1.一种元件嵌入式封装结构，其包含: 载体，所述载体具有上表面； 粘着层，其设置于所述载体的上表面上； 至少一个裸片，其通过所述粘着层附着于所述载体上，所述裸片具有至少一个接垫； 第一电介质层，其通过所述粘着层附着于所述载体上，所述第一电介质层具有容纳所述至少一个裸片的开口；以及 第二电介质层，其设置在所述第一电介质层上，其中至少部分的所述第二电介质层填入所述开口及围绕所述至少一个裸片，所述第二电介质层具有开口，其露出所述至少一个裸片的所述接垫。2.根据权利要求1所述的元件嵌入式封装结构，其进一步包含图案化导电层，其设置于所述第二电介质层的表面上，通过所述第二电介质层的所述开口与所述裸片的所述接垫电性连接。3.根据权利要求2所述的元件嵌入式封装结构，其进一步包含第三电介质层，其设置于所述第二电介质层上，覆盖所述图案化导电层，其中所述第三电介质层具有至少一个开口，其露出部分所述图案化导电层。4.根据权利要求1所述的元件嵌入式封装结构，其中所述第一下电介质层的上下两面分别进一步包含金属箱。5.根据权利要求4所述的元件嵌入式封装结构，其中所述金属箔为电性浮接。6.根据权利要求1所述的元件嵌入式封装结构，其中所述载体的上表面相对于所述至少一个裸片的位置具有芯片垫，所述至少一个裸片通过所述粘着层附着于所述芯片垫上。7.根据权利要求6所述的元件嵌入式封装结构，其进一步包含设置于所述载体的下表面上的散热金属层，所述散热金属层通过所述载体的至少一个通孔与所述芯片垫连接。8.根据权利要求1所述的元件嵌入式封装结构，其中所述载体为引线框架。9.根据权利要求1所述的元件嵌入式封装结构，其中部分的所述第二电介质层与所述粘着层接触。10.一种制造元件嵌入式封装结构的方法，其包含: 提供载体，所述载体具有上表面； 设置粘着层于所述载体的上表面上； 提供至少一个裸片，所述至少一个裸片通过所述粘着层附着于所述载体上； 提供全固化电介质层，所述全固化电介质层通过所述粘着层附着于所述载体上，所述全固化电介质层具有容纳所述至少一个裸片的开口；以及 设置半固化电介质层于所述全固化电介质层上，其中至少部分的所述半固化电介质层填入所述开口及围绕所述至少一个裸片。11.根据权利要求10所述的制造元件嵌入式封装结构的方法，其中提供至少一个裸片的步骤包含提供多个裸片，所述些多个裸片采用单排的形式容纳在所述全固化电介质层的所述开口内。12.根据权利要求11所述的制造元件嵌入式封装结构的方法，其中在设置所述半固化电介质层于所述全固化电介质层上的步骤后进一步包含沿着锯切线进行的单切步骤，以形成多个独立的芯片封装体，其中所述些芯片封装体几何结构相同。
【专利摘要】本发明涉及一种元件嵌入式封装结构及其制造方法。所述元件嵌入式封装结构包含：载体，所述载体具有上表面及相对于所述上表面的下表面；粘着层，其设置于所述载体的上表面上；至少一个裸片，其通过所述粘着层附着于所述载体上，所述至少一个裸片具有至少一个接垫；第一电介质层，其通过所述粘着层附着于所述载体上，所述第一电介质层具有容纳所述至少一个裸片的开口；以及第二电介质层，其设置在所述第一电介质层上，其中至少部分所述第二电介质层填入所述开口且围绕所述至少一个裸片，所述第二电介质层具有至少一个开口，其露出所述至少一个裸片的所述接垫。
【IPC分类】H01L21/56, H01L23/31
【公开号】CN105280574
【申请号】CN201410337955
【发明人】李志成
【申请人】日月光半导体制造股份有限公司
【公开日】2016年1月27日
【申请日】2014年7月16日