的第一区RG1的那侧上的漏区DRR。漏区DRR是具有杂质浓度高于第二导电类型漂移区NDR的n+区(第二导电类型区)。
[0039]栅电极GE位于衬底SUB上并在平面图中从源区S0R形成至场氧化膜F0X。栅电极GE例如由多晶硅形成。栅绝缘膜GI位于栅电极GE和衬底SUB之间。栅绝缘膜GI例如由氧化娃膜(Si02)形成。
[0040]层间介电膜ILD覆盖衬底SUB和场氧化膜F0X。层间介电膜ILD例如由氧化硅膜(Si02)形成。源触点S0C以及漏触点DR形成至层间介电膜。源触点S0C贯穿层间介电膜ILD并与源区S0R连接。以相同方式，漏触点DRC贯穿层间介电膜ILD并与漏区DRR连接。在附图中所示的示例中，层间介电膜ILD的上表面具有反映从衬底SUB的表面至场氧化膜F0X的表面的不平坦性的形状。但是，层间介电膜ILD的上表面也可以是平坦的。
[0041]金属互连丽经由层间介电膜ILD而位于场氧化膜F0X上。金属互连丽由高电阻金属形成。具体地，金属互连丽由在25°C下具有40 μ Ω.cm或以上且200 μ Ω.αιι或以下的电阻率的金属形成。更具体地，金属互连MW例如由钛，氮化钛，钽或氮化钽形成。但是，金属互连MW的材料不限于上述材料。在本实施例中，金属互连MW是通过在层间介电膜ILD的那侧上依次层叠钛(Ti)和氮化钛(TiN)而形成的层叠膜(TiN/Ti)。
[0042]如上所述，金属互连丽在平面图中(图1)沿第一区RG1的各边缘的方向上螺旋地被重复提供。而且，金属互连MW在最内周处与漏区DRR电连接且在最外周处电连接至源区S0R或接地电势。在本实施例中，施加至漏区DRR的电压高于施加至源区S0R的电压。在这种情况下，电流在金属互连MW中从内周(漏区DRR的那侧上)流至外周(源区S0R的那侧上)。在这种情况下，金属互连MW上的电势从内周至外周逐渐降低。在这种情况下，金属互连MW的内周和外周之间产生的电场基本上是均匀的。
[0043]金属电极ME1在平面图中位于相对于金属互连丽的第二区RG2的那侧上。另一方面，金属电极ME2在平面图中位于相对于金属互连MW的第一区RG1的那侧上。金属电极ME1和ME2覆盖层间介电膜ILD。金属电极ME1与源触点S0C —体形成并与源区S0R电连接。另一方面，金属电极MB2与漏触点DRC —体形成并与漏区DRR电连接。金属电极ME1和ME2例如由铝(A1)形成。
[0044]阻挡金属膜BM1沿源触点S0C的底部和侧面并沿金属电极ME1的底部形成。另一方面，阻挡金属膜BM2沿漏触点DPC的底部和侧面以及金属电极ME2的底部形成。阻挡金属膜BM1和BM2是用于防止形成金属电极ME1的金属(例如铝(A1))扩散至层间介电膜ILD或衬底SUB (例如漏区DRR或源区S0R)的金属膜。阻挡金属膜BM1和BM2由与金属互连顆相同的材料形成。在本实施例中，阻挡金属膜BM1和BM2中每一个都是通过从层间介电膜ILD依次层叠钛(Ti)和氮化钛(TiN)而形成的层叠膜(TiN/Ti)。
[0045]导电膜CF位于衬底SUB上并在平面图中从漏区DRR形成至场氧化膜F0X。导电膜CF由与栅电极GE相同的材料(例如多晶硅)形成。导电膜CF经由贯穿金属电极ME2和阻挡金属膜BM2的触点(未示出)与金属电极ME2电连接。在这种情况下，施加至漏区DRR的电压与施加至导电膜CF的电压相同。因此，在场氧化膜F0X上的导电膜CF的一部分作为用于缓和栅电极GE和漏区DRR之间的电场的场板。
[0046]保护膜PL覆盖金属电极ME1和ME2以及金属互连MW。而且，在附图中所示的示例中，覆盖膜CL覆盖保护膜PL。保护膜PL例如是用于保护金属电极ME1和ME2以及金属互连MW免受外部环境影响(例如防止金属氧化)的绝缘膜。具体地，保护膜PL例如是氮化硅(SiN)膜。另一方面，覆盖膜CL例如由PSG(磷酸硅酸盐玻璃)形成。用于保护膜PL以及覆盖膜CL的材料不限于上述示例。
[0047]栅电极GE，金属电极ME1以及金属电极ME2分别与第一焊盘、第二焊盘和第三焊盘(未示出)电连接。这些焊盘例如形成在保护膜PL上并由覆盖膜CL部分覆盖。于是，通过对这些焊盘施加电压，驱动电压施加至栅电极GE、源区S0R (金属电极ME1)以及漏区DRR (金属电极ME2)。
[0048]图3至图11是示出制造图1和图2中所示的半导体器件SD的方法的截面图。
[0049]首先，如图3中所示，通过将离子注入衬底SUB中而将第一导电类型体区PBD和第二导电类型漂移区NDR形成至衬底SUB的表面。随后，在衬底SUB的表面上形成场氧化膜F0X。场氧化膜F0X例如通过L0C0S (硅的局部氧化)或STI (浅沟槽隔离)形成。形成第一导电类型体区PBD和第二导电类型漂移区NDR以及场氧化膜F0X的步骤的顺序可颠倒。随后，在衬底SUB和场氧化膜F0X上依次形成多晶硅膜PS和绝缘膜GI 1。多晶硅膜PS是形成栅电极GE和导电膜CF的导电膜。绝缘膜GI1是形成栅绝缘膜GI的绝缘膜。
[0050]随后，如图4中所示，图案化多晶硅膜PS和绝缘膜GI1。因此，形成栅电极GE和导电膜CF，且栅绝缘膜GI形成在栅电极GE和导电膜CF下。
[0051]随后，如图5中所示，将离子注入衬底SUB中，由此形成漏区DRR和源区S0R，并形成第一导电类型体接触区PBC。
[0052]随后，如图6中所示，层间介电膜ILD形成在衬底SUB、场氧化膜F0X、栅电极GE以及导电膜CF上方。
[0053]随后，如图7中所示，连接孔CH1和CH2形成在层间介电膜ILD中。连接孔CH1以及连接孔CH2贯穿层间介电膜ILD并分别到达漏区DRR和源区S0R。如将在下文详细说明的，漏触点DRC和源触点S0C分别形成至连接孔CH1和连接孔CH2。
[0054]随后，如图8中所示，在层间介电膜ILD上方依次层叠阻挡金属膜BM和金属膜ME。因此，沿连接孔CH1和CH2的底部和侧面以及层间介电膜ILD的上表面形成阻挡金属膜BM。另一方面，金属膜ME填充连接孔CH1和CH2以形成漏触点DRC和源触点SOC。而且，沿层间介电膜ILD的上表面经由阻挡金属BM形成金属膜ME。例如通过溅射形成阻挡金属膜BM和金属膜ME。
[0055]如将在下文具体说明的，阻挡金属膜BM是形成阻挡金属膜BM1和BM2以及金属互连丽的金属膜。金属膜ME是形成金属电极ME1和ME2的金属膜。在本实施例中，阻挡金属膜BM是通过从层间介电膜ILD的侧依次层叠钛(Ti)和氮化钛(TiN)而形成的层叠膜(TiN/Ti) ο另一方面，金属膜ME由铝(A1)形成。但是，用于阻挡金属膜BM和金属膜ME的材料不限于上述材料。
[0056]随后，如图9中所示，图案化金属膜ME，由此在场氧化膜F0X上方的金属膜ME中形成开口 0P。因此，金属膜ME形成平面图中相对于开口 0P的第二区RG2的那侧上的金属电极ME1，并形成平面图中相对于开口 0P的第一区RG1的那侧上的金属电极ME2。在本步骤中，例如通过反应离子蚀刻(RIE)移除位于其中形成了开口 0P的区域中的金属膜ME。
[0057]更具体地，根据本实施例的金属膜ME的蚀刻速度不同于阻挡金属膜BM(特别地，阻挡金属膜BM的上表面)的蚀刻速度。因此，在附图中所示的步骤中，金属