集成电路装置的制造方法
【技术领域】
[0001]本申请涉及包括例如晶体管和/或放大器的有源元件的集成电路装置，以及涉及在这样的布置中的电流返回路径的配置。
【背景技术】
[0002]在RF功率基站放大器技术中存在这样的趋势:在一个封装中包含大量有源晶体管以在获得所需功率水平的同时节约成本。然而，在这种情况下，可能发生电流分布影响。也就是说，在封装中的多个有源晶体管的存在可能影响电流/电压如何在管芯上的空间分布。这对放大器的性能可能是有害的，因为它可能引起效率损失和在输出功率中的损失。在一些情况中，这种损失可能达到在效率中的5%之多和在输出功率中的15%之多。
【发明内容】
[0003]根据本申请的一个方面，提供一种集成电路装置，包括:
[0004]凸缘，所述凸缘包括导电材料并具有表面；
[0005]设置在凸缘表面的晶体管管芯；
[0006]第一导电元件，所述第一导电元件电连接到晶体管管芯以允许电流从晶体管管芯流出；
[0007]其中凸缘包括一个或多个厚度减少的部分，所述一个或多个厚度减少的部分被配置为控制通过凸缘流到晶体管管芯的电流。
[0008]—个或多个厚度减少的部分可能增加集成电路装置中的电路路径的电感、电抗和阻抗中的一个或多个，从而可能增加集成电路装置的效率。这可能是有利的，因为一个或多个厚度减少的部分可能有助于在基板和凸缘之间更加均匀地分布电流。一个或多个厚度减少的部分可能通过调节到晶体管管芯的电流分布来影响通过晶体管管芯的阻抗。
[0009]厚度减少的部分的厚度可能是大部分凸缘的厚度的50%至95%之间。凸缘的厚度可能大约是1mm或2mm。例如，大部分凸缘的厚度可能是1mm，厚度减少的部分的厚度可能是0.8mm (即，厚度减少0.2mm或20 % )。
[0010]一个或多个厚度减少的部分可能与凸缘表面的一个或多个凹陷相应。这些凹陷的深度可能是几百微米(例如，100微米至300微米之间、300微米至500微米之间、500微米至800微米之间，和800微米至1000微米之间中的至少一个)。这些凹陷可能是在制造过程中刻入凸缘的。优点可能包括厚度减少的部分可能比例如增加额外的元件以控制电感更加机械稳定。另外，可以理解的是，这种厚度减少的部分可能易于制造。另外，厚度减少的部分的效果可能敏感与它们的精确结构(例如尺寸，位置，形状)。因此，可以容纳相对大的制造公差。
[0011]凹陷具有侧壁，该侧壁用凸缘的表面形成优角(大于180°小于360° )。凹陷可能具有从底壁的表面延伸，并且可能垂直于底壁表面的侧壁。底壁的表面可能大体上与凸缘的表面平行。
[0012]凹陷可能被比凸缘的导电性更低的材料填满(例如绝缘体)。
[0013]—个或多个凹陷可能包括伸长的沟槽。
[0014]晶体管管芯包括伸长的晶体管条，其中伸长的沟槽与伸长的晶体管条并排设置。
[0015]晶体管管芯可能包括多个晶体管(例如高达100个晶体管)。
[0016]集成电路装置包括布置在晶体管管芯和第一输出端之间的伸长的电容器条，其中所述沟槽位于伸长的电容器条和第一输出端之间。
[0017]集成电路装置包括布置在晶体管管芯和第一输出端之间的伸长的电容器条，其中所述沟槽位于伸长的电容器条和伸长的晶体管管芯之间。
[0018]集成电路装置包括第二导电元件，第二导电元件被配置为提供管芯和第二输出端之间的电连接。
[0019]集成电路装置包括第二导电元件，第二导电元件被配置为提供管芯和输入端之间的电连接。
[0020]这里披露的任何导电元件可能是引线。
[0021]集成电路装置可能包括两个或更多伸长的晶体管管芯。两个或更多伸长的晶体管管芯首尾相连布置在凸缘的表面上。
[0022]晶体管管芯可能包括MOSFET或基于LDM0S的晶体管。
[0023]晶体管管芯可能是集成的放大器管芯。
[0024]可以理解的是，厚度减少的部分的位置和方位可能取决于以下的一个或多个:有源元件的数量，有源元件之间的间隔，有源元件的相对位置，匹配配置，以及电流的频率。“匹配配置”(或“匹配网络拓扑”)可能涉及网络如何修改以适应将晶体管的阻抗变换到更接近最终应用(例如使用电容器和电感器，如键合线)。典型的拓扑包括，例如，“Inshin”，“低通”，“Inshin低通”，“Inshin后键合"等，凹陷可能以这种方式放置来补偿阻抗分布的不均衡。
[0025]集成电路装置可能包括超模压塑料(0ΜΡ)包装。厚度减少的部分可能用0ΜΡ封装来改进锁定连接。亦即，0ΜΡ可能被配置为机械地夹进沟槽中(例如从而0ΜΡ滑入沟槽中，或与沟槽具有合适的摩擦)。
[0026]基板可能包括散热部分和与散热部分毗邻的印刷电路板(PCB)部分。凸缘可能被设置在散热部分的顶部。
[0027]贯穿整个说明书，与相对方位或位置有关的描述，如“后面”、“前面”、“顶部”、“底部”、“侧面”和其中衍生出的任何形容词和副词，被用于表示在附图中出现的半导体器件的方位。然而，这样的描述不是为了以任何方式限制所要记载的实施方式或所要求保护的发明。
[0028]集成电路装置可能还包括超模压塑料封装，被配置为将以下部件封入内部:凸缘；管芯；和第一导电元件的至少一部分。这样封装可能提供超模压塑料封装和基板之间的空隙。
[0029]凸缘的密封可能有利地改善将超模压塑料封装机械地锁定到集成电路装置的剩余部分。
[0030]集成电路装置可能还包括:第二导电元件，第二导电元件被配置为提供管芯和第二输出端之间的独立的电连接，第二输出端设置在远离第一输出端的基板上。
[0031]集成电路装置可能还包括:设置在管芯上的第一晶体管元件，第一晶体管元件被配置为提供和/或接收来自第一导电元件的电信号；设置在管芯上的第二晶体管元件，第二晶体管原件不同于第一晶体管元件，第二晶体管元件被配置为提供和/或接收来自不同的导电元件的电信号。
[0032]第一晶体管元件可能形成放大器的部分。第二晶体管元件可能形成放大器的部分。
[0033]集成电路装置可能包括功率放大器。集成电路装置可能包括多赫蒂放大器。第一有源元件可能形成峰值放大器的部分。第二有源元件可能形成主放大器的部分。集成电路装置可能包括一个或多个双封装(dual-1n package) AB级放大器，集成电路装置可能包括一个或多个推拉放大器。
[0034]可能提供一种通讯设备，射频设备，移动设备或基站设备，包括本文所披露的任何集成电路装置。
[0035]可能提供一种集成电路封装，包括本文披露的任何集成电路装置，第一导电元件，第一导电元件被配置为连接到基站的第一输出端；凸缘，凸缘被配置为连接到基板上的电流返回端。
[0036]集成电路装置可能包括设置在基板上的凸缘和设置在凸缘上的管芯。集成电路的有源元件可能包括晶体管和/或放大器。有源元件可能设置在管芯上。基板可能包括印刷电路板(PCB)部分和散热部分，散热部分Btt邻PCB部分。
[0037]凸缘可能被设置在基板的散热部分上和可能直接与散热部分接触。
[0038]集成电路装置可能具有设置在基板上的输出端。该输出端可能通过导电元件和键合线电耦合到管芯。在应用中，电流可能从管芯通过键合线和导电元件流到输出端。在应用中，电流需要流过返回路径，返回路径从基板返回到管芯。这里披露的例子可能涉及改善集成电路装置中的电流返回路径的设计。
【附图说明】
[0039]通过示例的方式根据以下附图描述本发明的实施例，其中:
[0040]图la示出了包括两个有源晶体管管芯的集成电路装置；
[0041]图lb示出了在凸缘中的电流分布用于具有单个晶体管管芯的集成电路装置；
[0042]图lc示出了作为沿着如图lb所示的晶体管的纵轴延伸的位置的函数的凸缘的阻抗图；
[0043]图2a示出了在用于具有单个晶体管管芯的集成电路装置的凸缘中的电流分布；
[0044]图2b示出了作为沿着如图2a所示的晶体管的纵轴延伸的位置的函数的凸缘的阻抗图；
[0045]图3是包括多个有源晶体管的集成电路装置的实施例的俯视图，每个有源晶体管平行配置；
[0046]图3b是穿过图3a的集成电路装置的截面图；
[0047]图3c是电流分布示出了阻抗如果在凸缘上分布，晶体管管芯设置在凸缘上；和
[0048]图3d示出了凸缘的阻抗作为沿着纵轴延伸的位置的函数。
【具体实施方式】
[0049]为了方便的缘故，在图中描述的不同的