实施例提供了与较早描述的实施例的相似的特征相应的参考数字。例如，特征数字1可能与数字101，201，301等相应。
[0050]对于由单个有源晶体管管芯组成的集成电路装置(例如放大器)，沿着有源管芯的射频(RF)电流的分布中的不均匀性的程度一般可能是可接受的。
[0051]然而，如果在相同的封装中放入两个或更多放大器管芯，那么不均匀性可能增加至不能接受的水平。这种不均匀性可能对总体性能产生不利影响并可能导致效率和输出功率的损失。
[0052]这里披露的实施例涉及通过在封装的金属凸缘中的特定位置(例如在管芯的前方)上放置一个或多个厚度减少的部分(例如凹陷或沟槽)来减轻电流(特别是射频电流)的不均匀分布。
[0053]这些一个或多个厚度减少的部分可能被配置为从晶体管的一些部分看到的局部改变有效电感，从而导致电流分布的修改。通过改善这些凹陷的位置、尺寸和性质，可以改善分布效果。
[0054]厚度减少的部分可以在封装的放大器的输入侧或输出侧实施(或者在输入侧和输出侧都实施)。
[0055]图la示出了包括典型的封装的放大器100的集成电路装置，封装的放大器100包括多个有源晶体管管芯105a、105b，每一个晶体管平行配置。图lb是模拟的电流分布图示出了电流是如何在凸缘112上分布的，晶体管管芯105a、105b设置在该凸缘112上(在本实施例中用于模拟的电流的频率是2GHz)。该模拟显示与功率相应的特性是大约100W。图lc示出了凸缘112的阻抗作为沿着纵轴131延伸的位置的函数。在晶体管条区和凸缘之间测量阻抗。例如，晶体管管芯包括:与凸缘接触的导电的管芯本体；与管芯本体接触的绝缘的管芯氧化物(可能是数十微米厚度，例如10微米至50微米厚度)；晶体管条与管芯氧化物接触，在晶体管条和管芯本体的顶部(例如穿过管芯氧化物)之间测量阻抗。如果管芯本体也是由可能是数百微米(例如100微米至500微米之间)的绝缘材料(例如氮化镓)形成，那么在晶体管条和凸缘之间测量阻抗。在晶体管条和下面的导体(例如凸缘，或者管芯本体中的导体)之间的阻抗可能被电流影响，相应地，电流可能被凸缘中的厚度减少的部分影响。
[0056]在这种情况下，集成电路装置100包括两个平行布置的有源晶体管管芯105a、105b。在这种情况下，两个伸长的晶体管管芯105a，105b首尾相连布置在凸缘112的表面。
[0057]在这种情况下，每个有源晶体管管芯105a，105b可能形成一个或多个放大器的部分，其中装置100包括多赫蒂放大器。理想的可能是包括在同一个集成电路中的多赫蒂放大器的主放大器和峰值放大器以最小化总尺寸和器件的重量。然而，总体布置的尺寸越小，峰值放大器和主放大器可能彼此之间的电隔离越差。多赫蒂放大器的两个放大器的好的隔离对多赫蒂放大器的高效操作是有利的。
[0058]在这种情况下，集成电路装置包括两个并列部分，每个包括预匹配电容器条103a、103b，有源晶体管管芯105a、105b(在本实施例中是有源晶体管条)和后匹配电容器条107a、107b。在并列部分的每一个中，有源晶体管管芯105a、105b位于预匹配电容器条103a、103b和后匹配电容器条107a、107b之间。这些有源晶体管管芯通过连接元件104a、104b、106a、106b电连接到预匹配电容器条和后匹配电容器条，在本实施例中连接元件是键合线。
[0059]在本实施例中，集成电路还包括输入导电元件101 (在本实施例中是用于栅极端的引线)和输出导电元件109(在本实施例中是用于漏极端的引线)。输入导电元件101经由预匹配电容器条104a、104b连接到晶体管管芯105a、105b。输入导电元件101经由连接元件102a、102b连接到预匹配电容器条104a、104b，在本实施例中连接元件是键合线。输出导电元件109在本实施例中通过连接元件108a、108b (例如键合线)直接连接到有源晶体管管芯 105a、105b。
[0060]电容器 103a、103b、107a、107b 和连接元件 102a、102b、104a、104b、106a、106b、108a、108b被用于实现对于特定应用所需要的阻抗水平。
[0061]在本实施例中，晶体管管芯105a、105b和预匹配电容器103a、103b和后匹配电容器107a、107b位于单个凸缘112的表面，凸缘112包括导电材料(例如，铁)。在本实施例中，绝缘的环形框111被设置在凸缘上以支撑部分输入和输出导电元件101、109。
[0062]图lb示出了模拟的电流分布图，其显示了流经与两个有源晶体管管芯中的一个的输出的一半相应的凸缘112的部分的电流。亦即，记载了位于晶体管管芯105a、后匹配电容器条107a和输出导电元件109下方的凸缘112的部分。还示出了连接元件106a、108a的位置。图la示出的两个晶体管管芯的第二晶体管105b位于图lb的右侧。
[0063]图lb示出的模拟指出了在第一和第二晶体管管芯105a、105b之间的不想要的耦合，因为流经最接近两个晶体管管芯(图lb的右侧)的凸缘中的电流比流经较远离两个晶体管管芯之间的区域(图lb的左侧)的凸缘中的电流高很多。
[0064]可以理解的是，在本实施例中，由于首尾相连的晶体管管芯105a、105b的对称布置，流经与两个有源晶体管管芯中的另一个105b相应的凸缘部分的电流将是图lb的镜像图案(例如反映与集成电路装置的纵轴131垂直的镜像平面)。
[0065]图lc示出了两个管芯的对称性质，其示出了凸缘112的阻抗作为沿着晶体管的纵轴131的位置的函数图像。左边的线191a描述了图lb中的凸缘112的相应的部分，以及右边的线191b描述了用于另一个晶体管105b的凸缘的相应的部分。
[0066]在本实施例中，当阻抗大约为19 Ω时晶体管管芯105a、105b的运行最有效。如果阻抗比这个高很多(例如30Ω)或者比这个低很多(例如12 Ω)，那么晶体管管芯在低得多的效率下运行。如图lc所示，最接近两个晶体管105a、105b之间的区域的晶体管管芯的部分具有太高的阻抗，而最接近外部的晶体管管芯105a、105b的部分具有太低的阻抗。只有向着各自的晶体管管芯中心的部分具有允许晶体管在大约最佳效率处运行的阻抗水平。
[0067]可以理解的是对于最佳阻抗的特定值在不同实施例中是不同的。在这种情况下，沿着晶体管管芯的长度的阻抗的相对变化大约在±50%。如下所述，包含厚度减少的部分可以减小相对变化的程度。
[0068]图2a是凸缘212中的模拟电流分布图，其中，集成电路仅有单个晶体管管芯205(在本实施例中是有源晶体管条)，而不是如图la所示的具有两个晶体管管芯。对于本实施例中模拟的电流频率是2GHz。亦即，图2a示出了当不受相邻晶体管管芯影响时单个晶体管管芯如何运行。
[0069]和图lb —样，图2a不出了位于晶体管管芯205，后匹配电容器条207，输出导电兀件209，和连接元件206、208的下方的凸缘212的部分。如图2a所示，与集成电路中存在两个管芯相比，沿着晶体管管芯的纵轴的电流分布更加一致。
[0070]图2b示出了作为沿着如图2a所示的晶体管的纵轴231延伸的位置的函数的凸缘212的阻抗图。为了与图lc相比，轴的比例尺保持不变。在本实施例中，由于只有一个晶体管，因此在图2a中只有一条线291与凸缘的部分相应。
[0071]和图lc的实施一样，当凸缘的阻抗约19 Ω时晶体管管芯的运行最有效。如图2b所示，整个晶体管管芯经历的阻抗为约19 Ω并且因此可以在大约最佳效率下运作。可以理解的是，即使在这种情况下，在阻抗中也存在一些变化(例如，管芯的末端可能具有与中心不同的阻抗)。与图lc的变化在±50%左右相比，在这种情况下变化小于±10%。
[0072]图3a是包括多个有源晶体管的集成电路装置的实施例的俯视图，每个有源晶体管平行配置。图3b是穿过图3a的集成电路装置的截面图；图3c是电流分布示出了阻抗如何在凸缘上分布，晶体管管芯设置在凸缘上(对于该模拟的电流的频率是2GHz)。图3d示出了凸缘的阻抗作为沿着纵轴延伸的位置的函数。
[0073]和图la所示的实施例一样，在图3a和3b所示的实施例中，集成电路装置300包含两个有源晶体管管芯305a和305b平行布置。在这种情况下，两个伸长的晶体管管芯305a，305b首尾相连布置在凸缘312的表面。
[0074]在这种情况下，集成电路装置包括两个并列部分，每个包括预匹配电容器条303a、303b，有源晶体管管芯305a、305b (在本实施例中是有源晶体管条)和后匹配电容器条307a、307b。在本实施例中，有源晶体管管芯30