5a、305b位于预匹配电容器条303a、303b和后匹配电容器条307a、307b之间。这些有源晶体管管芯通过连接元件304a、304b、306a、306b电连接到预匹配电容器条303a、303b和后匹配电容器条307a、307b，在本实施例中连接元件是键合线。
[0075]在本实施例中，集成电路装置300包括输入导电元件301 (在本实施例中为用于栅极端的引线)和输出导电元件309(在本实施例中为用于漏极端的引线)。在本实施例中，输入导电元件301经由预匹配电容器条303a、303b连接到晶体管管芯305a、305b。输入导电元件301经由连接元件302a、302b连接到预匹配电容器条303a、303b，在本实施例中连接元件是键合线。输出导电元件309在本实施例中通过连接元件308a、308b (例如键合线)直接连接到有源晶体管管芯305a、305b。
[0076]在本实施例中，晶体管管芯305a、305b和预匹配电容器303a、303b和后匹配电容器307a、307b位于单个凸缘312的表面，凸缘312包括导电材料(例如，铁)。在本实施例中，绝缘的环形框311被设置在凸缘312上以支撑部分输入和输出导电元件301、309。凸缘设置在散热器319上。
[0077]在本实施例中，凸缘312包括在后匹配电容器条307a、307b和输出(漏极)导电元件309之间的两个厚度减少的部分344a，344b。在本实施例中，厚度减少的部分344a、344b每一个包括凹陷，凹陷的形式为伸长的沟槽，其中伸长的沟槽344a、344b的纵轴平行于晶体管条的纵轴331。
[0078]图3a还示出了其它位置341a，341b，342a，342b，343a，343b用于伸长的沟槽。可以理解的是，其它实施例的凸缘可能具有位于一个或多个其它可选的位置上的厚度减少的部分，代替上述描述的两个厚度减少的部分344a、344b或在上述描述的两个厚度减少的部分344a、344b之外。亦即，在一个或多个以下位置可能存在厚度减少的部分:在输入导电元件和预匹配电容器条之间341a、341b ;在预匹配电容器条和有源晶体管管芯之间342a、342b ;在有源晶体管管芯和后匹配电容器条之间343a、343b ;在后匹配电容器条和输出导电元件之间344a、344b。厚度减少的部分的理想位置和纵向宽度取决于多个因素例如频率和匹配配置。然而，可以通过使用3D EM模拟工具来识别。EM模拟工具是CAD软件，该CAD软件允许在任意的3D结构中的电磁效应的精确模仿。在我们的实施例中，允许识别对于每个特定情况的凹陷的理想位置和尺寸。使用这些类型的工具可以节约成本和时间消耗试验设计(DOE)周期。
[0079]在这种情况下，厚度减少的部分比大部分凸缘要薄50%。在本实施例中，如图3所示，厚度减少的部分344a、344b包括从凸缘的顶部延伸或延伸到凸缘的顶部的凹陷(在凸缘的表面设置晶体管条和电容器)。在本实施例中，凸缘的底面是平的。可以理解的是，在其它实施例中，厚度减少的部分可能由凸缘底面(与晶体管管芯设置在其上的表面相反)上的凹陷提供，或在凸缘的顶面和地面上可能都有相应的凹陷。
[0080]在本实施例中，凹陷具有侧壁，该侧壁用凸缘的表面形成优角。在本实施例中，优角大约是270°。在本实施例中，厚度减少的部分具有侧壁，该侧壁从凹陷的底壁表面延伸出去(在本实施例中是垂直延伸)，底壁表面大体上与凸缘的表面平行。因此，侧壁也可以说成是从凸缘的表面延伸出去。在本实施例中，侧壁从凸缘的表面垂直延伸出去。
[0081]厚度较少的部分的效果是限制返回电流路径通过凸缘到晶体管管芯(在图3b中示出了一个电流路径361)。这是因为电流不能通过厚度减少的部分的沟槽344。其效果是增加了凸缘的这部分的电感(与没有相应的厚度减少的部分的凸缘相比)。
[0082]与图lb和图2a—样，图3c示出了电流图，显示了与两个有源晶体管管芯305a的一个的输出的那一半相应的凸缘的部分中的电流。亦即，记载了在晶体管管芯305a、后匹配电容器条307a和输出导电元件306a、308a下方的凸缘的部分。图3a中描述的两个晶体管管芯的第二晶体管305b将被设置在图lb的右侧。如图3c所示，沿着晶体管管芯的纵轴331的电流分布具有很高的一致性。
[0083]图3d示出了凸缘的阻抗作为沿着图3a和3b所示出的晶体管的纵轴的位置的函数。为了与图lc(和图2b)相比，轴的比例尺保持不变。
[0084]和图lc的实施一样，在本实施例中，当凸缘的阻抗约19 Ω时晶体管管芯的运行最有效。如果阻抗比这个高很多(例如30Ω)或者比这个低很多(例如12 Ω)，那么晶体管管芯在低得多的效率下运行。如图3d所示，两个晶体管(与晶体管管芯305a相应的线391a，和与晶体管管芯305b相应的线391b)都经历了沿着它们的整体长度的阻抗范围在14 Ω和24 Ω之间，从而可以在大约最优、或至少可接受的高效率下运行。亦即，在这种情况下，厚度减少的部分的存在减少了阻抗沿着晶体管管芯的长度的阻抗的相对变化，从图lc所示的大约±50%到大约±25%。
[0085]所改善的一致性(减少非一致性)可以导致器件具有更高的效率和输出功率。效率的提升可以大约是2%，而输出功率的增加可能大约是8%。如果我们考虑到在RF功率晶体管(LDM0S)中每个新的一代(每几年)只产生2%的效率改进和10%的输出功率增加，那么上述改善可以被认为是非常巨大的。
[0086]可以理解的是，当封装的放大器包含3个或更多平行的有源晶体管的时候，一个或多个厚度减少的部分可能实现相似的改善。
[0087]可以理解的是，具有单个有源晶体管管芯的集成电路装置可能得益于凸缘中的一个或多个厚度减少的部分。
【主权项】
1.集成电路装置，其特征在于，包括: 凸缘，所述凸缘包括导电材料； 设置在凸缘表面的晶体管管芯； 第一导电元件，所述第一导电元件电连接到晶体管管芯以允许电流从晶体管管芯流出； 其中凸缘包括一个或多个厚度减少的部分，所述一个或多个厚度减少的部分被配置为控制通过凸缘流到晶体管管芯的电流。2.根据权利要求1所述的装置，其特征在于，所述一个或多个厚度减少的部分与凸缘表面中的一个或多个凹陷相应。3.根据权利要求2所述的装置，其特征在于，所述一个或多个凹陷的深度在100微米至500微米之间。4.根据权利要求2或3所述的装置，其特征在于，至少一个凹陷具有侧壁，所述侧壁从凹陷的底壁延伸出来，所述底壁的表面与凸缘的表面平行。5.根据权利要求2-4中任一项所述的装置，其特征在于，所述一个或多个凹陷包括伸长的沟槽。6.根据权利要求5所述的装置，其特征在于，晶体管管芯包括伸长的晶体管条，其中所述伸长的沟槽与伸长的晶体管条并排设置。7.根据权利要求5或6所述的装置，其特征在于，集成电路装置包括布置在晶体管管芯和第一输出端之间的伸长的电容器条，其中伸长的沟槽位于伸长的电容器条和第一输出端之间。8.根据权利要求5-7中任一项所述的装置，其特征在于，集成电路装置包括布置在晶体管管芯和第一输出端之间的伸长的电容器条，其中沟槽位于伸长的电容器条和伸长的晶体管管芯之间。9.根据前述任一项权利要求所述的装置，其特征在于，集成电路装置包括第二导电元件，所述第二导电元件被配置为提供在管芯和输入端之间的电连接。10.根据前述任一项权利要求所述的装置，其特征在于，集成电路装置包括两个或多个伸长的晶体管管芯。11.根据前述任一项权利要求所述的装置，其特征在于，集成电路装置包括超模压塑料封装。12.根据前述任一项权利要求所述的装置，其特征在于，晶体管管芯包括MOSFET或基于LDMOS的晶体管。13.根据前述任一项权利要求所述的装置，其特征在于，晶体管管芯是集成的放大器管芯。14.根据前述任一项权利要求所述的装置，其特征在于，集成电路装置包括功率放大器。15.根据前述任一项权利要求所述的装置，其特征在于，集成电路装置包括多赫蒂放大器和推挽放大器中的至少一个。
【专利摘要】集成电路装置包括：凸缘，所述凸缘包括导电材料；设置在凸缘表面的晶体管管芯；第一导电元件，所述第一导电元件电连接到晶体管管芯以允许电流从晶体管管芯流出；其中凸缘包括一个或多个厚度减少的部分，所述一个或多个厚度减少的部分被配置为控制通过凸缘流到晶体管管芯的电流。
【IPC分类】H01L23/482
【公开号】CN105304599
【申请号】CN201510262663
【发明人】维托里奥·古可
【申请人】桑巴控股荷兰有限公司
【公开日】2016年2月3日
【申请日】2015年5月21日
【公告号】EP2950342A1, US20150348883