半导体封装系统和方法
【技术领域】
[0001] 本发明实施例设及半导体封装系统和方法。
【背景技术】
[0002] 由于各种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成度不断提 高，半导体产业经历了快速的发展。在大多数情况下，运种集成度的提高源自最小部件尺寸 的不断减小（例如，将半导体工艺节点朝着亚20nm节点缩小），运使得更多的部件集成在给 定的区域内。随着近来对微型化、更高速度、更大带宽W及更低功耗和延迟的需求增长，也 产生了对于半导体管忍的更小和更具创造性的封装技术的需要。
[0003] 随着半导体技术的进一步发展，堆叠和接合的半导体器件作为有效替代物出现从 而进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，至少部分地在不同的衬底 上制造有源电路（诸如逻辑、存储器、处理器电路等），然后将运些有源电路物理接合和电 接合在一起W形成功能器件。运种接合工艺利用复杂的技术，并且期望获得改进。
【发明内容】
[0004] 根据本发明的一个实施例，提供了一种半导体器件，包括：半导体管忍，所述半导 体管忍包括第一侧、与所述第一侧相对的第二侧和在所述第一侧和所述第二侧之间延伸的 第一侧壁；保护层，位于所述半导体管忍上方，所述保护层包括第二侧壁；延伸穿过所述保 护层的孔；W及密封剂，密封所述半导体管忍，所述密封剂与所述第一侧、所述第一侧壁和 所述第二侧壁的第一部分物理接触，其中，所述第二侧壁的第二部分不与所述密封剂物理 接触。 阳〇化]根据本发明的另一实施例，还提供了一种半导体器件，包括：半导体管忍，具有第 一侧壁；第一保护层，位于所述半导体管忍上方，其中，所述第一保护层的第二侧壁从所述 半导体管忍的所述第一侧壁凹进；穿过所述第一保护层的开口；密封剂，覆盖所述第一侧 壁和所述第二侧壁，其中，所述密封剂具有与所述第一保护层平齐的顶面；W及导电材料， 填充所述开口并且在所述密封剂上方延伸。
[0006] 根据本发明的又一实施例，还提供了一种制造半导体器件的方法，所述方法包括： 在第一管忍和第二管忍上方形成第一保护层；用密封剂密封所述第一管忍和所述第二管 忍，其中，所述密封剂具有比所述第一管忍更大的厚度；W及形成延伸穿过所述第一保护层 并且延伸在所述密封剂上方的导电材料。
【附图说明】
[0007] 当结合附图进行阅读时，从W下详细描述可最佳理解本发明的各方面。应该注意， 根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺 寸可W任意地增大或减小。
[0008] 图1示出了根据一些实施例的具有第一保护层的晶圆。
[0009] 图2示出了根据一些实施例的将晶圆分割成第一管忍和第二管忍。
[0010] 图3示出了根据一些实施例的第一管忍和第二管忍的密封。
[0011] 图4A至图4B示出了根据一些实施例的晶种层的形成。
[0012] 图5示出了根据一些实施例的孔和重分布层的形成。
[0013] 图6示出了根据一些实施例的第二保护层的形成。
[0014] 图7示出了根据一些实施例的凸块下金属和接触凸块的形成。
[0015] 图8示出了根据一些实施例的第一管忍与第二管忍的分离。
[0016] 图9示出了根据一些实施例的具有通孔的第一管忍和第二管忍的密封。
[0017] 图10示出了根据一些实施例的与通孔电接触的晶种层的形成。
[001引图11示出了根据一些实施例的与通孔电连接的重分布层、凸块下金属和接触凸 块的形成。
[0019] 图12示出了根据一些实施例的具有通孔的第一管忍和第二管忍的分离。
[0020] 图13A至图13C示出了根据一些实施例的接触焊盘、孔、重分布层和通孔的放大的 截面图和两个相关的自上而下视图。
【具体实施方式】
[0021] W下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。 下面描述了组件和布置的具体实例W简化本发明。当然，运些仅仅是实例，而不旨在限制本 发明。例如，在W下描述中，在第二部件上方或者上形成第一部件可W包括第一部件和第二 部件形成为直接接触的实施例，并且也可W包括在第一部件和第二部件之间可W形成额外 的部件，从而使得第一部件和第二部件可W不直接接触的实施例。此外，本发明可在各个实 例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨 论的各个实施例和/或配置之间的关系。
[0022] 现参考图1，示出了具有形成在晶圆100内和上方的第一管忍101和第二管忍103 的晶圆100,其在一个实施例中将用于集成扇出（INFO)晶圆级忍片尺寸封装（WLCSP)，该集 成扇出（INFO)晶圆级忍片尺寸封装（WLCS巧适用于叠层封装（Po巧结构。在实施例中，第 一管忍101和第二管忍103形成在通过第一划线区（在图1中用标号为105的虚线表示） 分隔开的晶圆100内，其中，晶圆100沿着该第一划线区被分隔开W形成单独的第一管忍 101和第二管忍103。在实施例中，晶圆1〇〇(并且，因此，第一管忍101和第二管忍103)可 W包括衬底、第一有源器件、金属化层（未分别在图1中示出）、和接触焊盘107。在实施例 中，衬底可W包括渗杂或未渗杂的块状娃、或绝缘体上娃（SOI)衬底的有源层。通常，SOI衬 底包括诸如娃、错、错娃、SOI、绝缘体上娃错（SGOI)或它们的组合的半导体材料的层。可W 使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
[0023] 第一有源器件包括各种有源器件和无源器件，诸如可W用于产生第一管忍101和 第二管忍103的设计的期望的结构和功能部分的电容器、电阻器、电感器等。可W在衬底内 或在衬底上使用任何合适的方法形成第一有源器件。
[0024] 金属化层形成在衬底和第一有源器件上方并且设计为连接各个第一有源器件W 形成用于第一管忍101和第二管忍103的功能电路。在实施例中，金属化层是由介电材料 和导电材料的交替层形成的并且可W通过任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形 成。在实施例中，可W存在通过至少一个层间介电层（ILD)与衬底分离的四个金属化层，但 是金属化层的精确的数量取决于第一管忍101和第二管忍103的设计。
[00巧]形成接触焊盘107W为金属化层和第一有源器件提供外部接触。在实施例中，接 触焊盘107由诸如侣的导电材料形成，但是诸如铜、鹤等的其他合适的材料也可W可选地 利用。接触焊盘107可W使用诸如CVD或PVD的工艺形成，但是其他合适的材料和方法也 可W可选地利用。一旦已经沉积用于接触焊盘107的材料，则可W使用例如光刻掩蔽和蚀 刻工艺将材料成形为接触焊盘107。
[00%] 在第一管忍101和第二管忍103上方，可W放置和图案化第一保护层109。在实施 例中，第一保护层109可W是诸如聚苯并恶挫（PBO)或聚酷亚胺（PI)、氧化娃、氮化娃、氮氧 化娃、苯并环下締度CB)的保护材料，或任何其他合适的保护材料。第一保护层109可W基 于所选择的材料使用诸如旋涂工艺、沉积工艺（例如，化学汽相沉积）或其他合适的工艺形 成，并且可W形成为在约Iym和约IOOym之间的第一厚度Tl,诸如约20ym。
[0027] 一旦形成，则图案化第一保护层109W形成孔开口 111和暴露接触焊盘107。另 夕F，图案化第一保护层109W形成第一开口 113W暴露划线区105。划线区105的暴露另外 还使第一保护层109从第一管忍101和第二管忍103的侧壁凹进，从而使得在第一管忍101 已与第二管忍103分隔开（下文结合图2进一步描述）之后，第一保护层109的侧壁与第 一管忍101和第二管忍103的侧壁横向分离并且不与第一管忍101和第二管忍103的侧壁 对准。
[002引在实施例中，例如，可W使用光刻掩蔽和蚀刻工艺图案化第一保护层109。在运一 工艺中，将第一光刻胶（未在图1单独示出）应用于第一保护层109和然后曝光于图案化 的光源。光源将入射到第一光刻胶上并且引发第一光刻胶的特性的变化，然后利用该特性 的变化W选择性地去除第一光刻胶的曝光部分或未曝