多层膜的蚀刻方法

多层膜的蚀刻方法
【技术领域】
[0001] 本发明的实施方式涉及一种多层膜的蚀刻方法。
【背景技术】
[0002] 作为半导体装置的一种，已知有具有三维结构的NAND型闪存设备。在具有三维结 构的NAND型闪存设备的制造中，进行以下工序：对通过交替地设置介电常数不同的两层而 构成的多层膜进行蚀刻，从而在该多层膜上形成深孔。关于这样的蚀刻，记载在下述的专利 文献1中。
[0003] 具体而言，在专利文献1中记载了以下方法：将在多层膜上具有氮化硅制的掩模 的被处理体暴露于含有CH2F2气体和NF 3气体的处理气体的等离子体中，由此对该多层膜进 行蚀刻。
[0004] 现有技术文献
[0005] 专利文献
[0006] 专利文献1 :美国专利申请公开第2013/0059450号说明书

【发明内容】

[0007] 发明要解决的问题
[0008] 在上述多层膜的蚀刻中，需要使孔等空间在多层膜的层叠方向具有高的直行性， 即具有高的垂直性，从而在被处理体的整个区域中形成。然而，在专利文献1所记载的方法 中，有时在被处理体的径向的一部分区域内，空间的垂直性受损。
[0009] 因此，要求对被处理体的一部分区域中的空间的垂直性的劣化进行抑制。
[0010] 用于解决问题的方案
[0011] 在一个实施方式中，提供一种多层膜的蚀刻方法。多层膜包含具有相互不同的介 电常数且交替层叠的第1膜和第2膜。该方法包括：(a)在等离子体处理装置的处理容器 内准备被处理体的工序，所述被处理体具有多层膜和设置于该多层膜上的掩模；以及（b) 在等离子体处理装置的处理容器内，使等离子体产生，对多层膜进行蚀刻的工序（以下，称 为"蚀刻工序"）。在蚀刻工序中，由用于向被处理体的中央区域供给气体的第1供给部和 用于向该中央区域的外侧的区域供给气体的第2供给部，供给含有氢气、溴化氢气体、含氟 气体、烃气体、氢氟烃气体和全氟烃气体的第1处理气体，由第1供给部和第2供给部中的 一者，进一步供给包含烃气体和全氟烃气体的第2处理气体，并使第1处理气体和第2处理 气体激发。
[0012] 在上述方法中，包含源自于全氟烃气体的全氟烃的保护膜形成于对由蚀刻所形成 的空间进行划分的多层膜的侧壁面。另外，源自于烃气体的氢气抑制了过厚的保护膜的形 成。由此，抑制掩模的开口的缩小并且提高了形成于多层膜的空间的垂直性。另外，在上述 方法中，由第1供给部和第2供给部中的一者供给含有烃气体和全氟烃气体的第2处理气 体。因此，即使对于仅供给第1处理气体时形成于多层膜的空间的垂直性会劣化的被处理 体的一部分区域，也能够抑制掩模的开口的缩小且能够使空间的垂直性提高。
[0013] 在一个实施方式中，可以是第1供给部供给第2处理气体。在一个实施方式中，可 以是第2供给部供给第2处理气体。
[0014] 在一个实施方式中，全氟烃气体可以是C3FS气体、C4F6气体或C 4FS气体。在一个实 施方式中，氢氟烃气体可以是CH2F2气体、CH3F气体或CHF 3气体。在一个实施方式中，含氟 气体可以是NF3S SF 6。在一个实施方式中，烃气体可以是CH4。
[0015] 在一个实施方式中，可以是第1膜为氧化硅膜，第2膜为氮化硅膜。在一个实施方 式中，也可以是第1膜为氧化硅膜，第2膜为多晶硅膜。在一实施方式中，也可以将第1膜 与第2膜总计层叠24层以上。
[0016] 另外，在一个实施方式中，掩模也可以是无定形碳制的。
[0017] 发明的效果
[0018] 根据以上说明，能够抑制被处理体的一部分区域中的空间的垂直性的劣化。
【附图说明】
[0019] 图1是表示一个实施方式的多层膜的蚀刻方法的流程图。
[0020] 图2是表示在工序ST1中准备的晶圆的一个例子的图。
[0021] 图3是概略地表示等离子体处理装置的一个例子的图。
[0022] 图4是表示在工序ST2中正在进行蚀刻的状态的晶圆的图。
[0023] 图5是用于说明在实验例和比较实验例中求出的倾斜角的图。
[0024] 图6是用于说明在实验例和比较实验例中求出的中心线的偏移量的图。
[0025] 附图标iP,说明
[0026] 10…等离子体处理装置、12…处理容器、16…下部电极、30…上部电极、62···第1 高频电源、64···第2高频电源、Cnt···控制部、W…晶圆、MSK···掩模、IL···多层膜、IL1…电介 质膜、IL2···电介质膜、SP···空间、SW···侧壁面、PF···保护膜。
【具体实施方式】
[0027] 以下，参照附图来详细说明各种实施方式。需要说明的是，在各附图中，对于相同 或等同的部分标注相同的附图标记。
[0028] 图1是表示一个实施方式的多层膜的蚀刻方法的流程图。对于图1所示的方法 MT，例如可以用于具有三维结构的NAND闪存的制造，并且包括工序ST1和工序ST2。
[0029] 工序ST1是准备被处理体（以下，称为"晶圆W"）的工序。图2是表示在工序ST1 中准备的晶圆W的一个例子的图。图2所示的晶圆W具有基底层UL、多层膜IL和掩模MSK。 基底层UL可以是设置于基板上的多晶硅制的层。在该基底层UL上设有多层膜IL。多层 膜IL具有交替地层叠介电常数不同的两个电介质膜IL1与IL2的结构。在一个实施方式 中，可以是电介质膜IL1为氧化娃膜，电介质膜IL2为氮化娃膜。在另一实施方式中，可以是 电介质膜IL1为氧化硅膜，电介质膜IL2为多晶硅膜。电介质膜IL1的厚度例如是5nm~ 50nm，电介质膜IL2的厚度例如是10nm~75nm。也可以将电介质膜IL1与IL2总计层叠 24层以上。在多层膜IL上设有掩模MSK。掩模MSK具有用于对多层膜IL形成孔等空间的 图案。掩模MSK例如可以是无定形碳制的。或者，掩模MSK也可以由有机聚合物构成。
[0030] 再次参照图1。在方法MT的工序ST1中，在等离子体处理装置的处理容器内准备 晶圆W。在一个例子中，等离子体处理装置可以是电容耦合型等离子体处理装置。以下，针 对可以用于实施方法MT的等离子体处理装置的一个例子进行说明。图3是概略地表示等 离子体处理装置的一个例子的图，表示该等离子体处理装置的纵向剖面的结构。
[0031] 图3所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置，具备大致圆筒 状的处理容器12。处理容器12的内壁面由已被阳极氧化处理的铝构成。该处理容器12被 保护接地。
[0032] 在处理容器12的底部上设有由绝缘材料构成的大致圆筒状的支撑部14。在处理 容器12内，支撑部14从处理容器12的底部沿铅垂方向延伸。支撑部14支撑处理容器12 内所设置的载置台ro。具体而言，如图3所示，支撑部14可以在该支撑部14的内壁面上支 撑载置台ro。
[0033] 载置台ro在其上表面保持晶圆W。载置台ro可以包括下部电极16和支撑部18。 下部电极16例如由铝等金属构成，并呈大致圆盘形状。在该下部电极16的上表面上设有 支撑部18。
[0034] 支撑部18支撑晶圆W且包括基座部18a和静电卡盘18b。基座部18a例如由铝 等金属构成，并呈大致圆盘形状。基座部18a被设置于下部电极16上，与下部电极16电连 接。静电卡盘18b被设置在基座部18a上。静电卡盘18b具有将作为导电膜的电极配置在 一对绝缘层或绝缘片之间的结构。静电卡盘18b的电极与直流电源22电连接。该静电卡 盘18b可以利用来自直流电源22的直流电压所产生的库仑力等静电力来吸附保持晶圆W。
[0035] 在支撑部18的基座部18a的边缘部上，以包围晶圆W的边缘和静电卡盘18b的方 式配置有聚焦环FR。聚焦环FR是用于使蚀刻的均匀性提高而设置的。聚焦环FR是由根据 蚀刻对象的膜的材料而适当选择的材料构成的，例如可以由石英构成。
[0036] 在基座部18a的内部设有制冷剂流路24。制冷剂流路24构成一个实施方式的调 温机构。在制冷剂流路24中，经由配管26a、26b循环供给来自设置于外部的冷却单元的规 定温度的制冷剂。通过控制如此循环的制冷剂的温度，对由支撑部18上支撑的晶圆W的温 度进行控制。
[0037] 另外，等离子体处理装置10中设有气体供给管线28。气体供给管线28向静电卡 盘18b的上表面与晶圆W的背面之间供给来自导热气体供给机构的导热气体，例如He气 体。
[0038] 另外，等离子体处理装置10具备上部电极30。上部电极30在载置台的上方与 该载置台ro相对配置。下部电极16与上部电极30相互大致平行地设置。在该上部电极 30与下部电极16之间，划分出用于对晶圆W进行等离子体处理的处理空间S。
[0039] 上部电极30隔着绝缘性保护部件32被处理容器12的上部支撑。该上部电极30 可以包含电极板34和电极支撑体36。电极板34面向处理空间S，划分出多个第1气体排 出孔34al和多个第2气体排出孔34a2。该电极板34可以由焦耳热小、低电阻的导电体或 半导体构成。
[0040] 电极支撑体36装卸自由地支撑电极板34,可以由例如铝等导电性材料构成。该电 极支撑体36可以具有水冷结构。在电极支撑体36的内部形成有第1气体扩散室36al和第 2气体扩散室36a2。第1气体扩散室36al是向晶圆W的中央区域的上方即载置台的中 央区域的上方延伸的空腔，向铅垂方向观察时，是具有大致圆形的平面形状的空腔。另外， 第2气体扩散室36a2是