多层膜的蚀刻方法

多层膜的蚀刻方法
【技术领域】
[0001] 本发明涉及一种多层膜的蚀刻方法。
【背景技术】
[0002] 作为半导体装置的一种，已知具有三维结构的NAND型闪存设备。在具有三维结 构的NAND型闪存设备的制造中，进行以下工序：对通过交替地设置介电常数不同的两层而 构成的多层膜进行蚀刻，在该多层膜形成深孔。关于这样的蚀刻，记载在下述的专利文献1 中。
[0003] 具体而言，在专利文献1中记载了以下方法：将多层膜上具有掩模的被处理体暴 露于含有HBr气体、C4FS气体和BC13气体的处理气体的等离子体中，由此对该多层膜进行蚀 亥IJ。在专利文献1中所记载的方法中，利用源自于HBr气体的活性种对多层膜中的多晶硅 膜进行蚀刻，利用源自于C4FS气体的活性种对多层膜中的氧化硅膜进行蚀刻，进而在多层 膜的利用蚀刻形成的侧壁面形成源自于BC13气体的保护膜。这样，抑制了多层膜的与其层 叠方向（即，垂直方向）正交的方向（即，水平方向）上的蚀刻。由此，提高形成于多层膜 上的孔等空间的垂直性。
[0004] 现有技术文献
[0005] 专利文献
[0006] 专利文献1 :国际公开第2014/010499号

【发明内容】

[0007] 发明要解决的问题
[0008] 在专利文献1所记载的蚀刻方法中，存在掩模开口的尺寸变小且根据情况掩模的 开口闭塞的情况。另外，需要通过形成更牢固的保护膜而使形成于多层膜的空间的垂直性 进一步提尚。
[0009] 因此，在本技术领域中，要求抑制掩模开口的闭塞且提高了形成于多层膜的空间 的垂直性。
[0010] 用于解决问题的方案
[0011] 在一个实施方式中，提供一种多层膜的蚀刻方法。多层膜包含交替层叠的第1膜 和第2膜且第1膜和第2膜具有相互不同的介电常数。该方法包括以下工序：(a)在等离 子体处理装置的处理容器内准备被处理体的工序，所述被处理体具有多层膜和设置于该多 层膜上的掩模；以及（b)对多层膜进行蚀刻的工序，并且在该工序中使含有氢气、氢氟烃气 体、含氟气体、烃气体、三氯化硼气体和氮气的处理气体在前述处理容器内激发。
[0012] 上述方法中所使用的处理气体含有氮气。源自于该氮气的氮的活性种对沉积于掩 模的含有碳的沉积物进行切削从而抑制由该沉积物导致的掩模开口的闭塞。另外，氮的活 性种使划分形成于多层膜上的空间的侧壁面上所形成的保护膜即含有硼的保护膜氮化。由 此，使保护膜变质为更牢固的保护膜。因此，可以进一步提高形成于多层膜的空间的垂直 性。
[0013] 在一个实施方式中，氢氟烃气体也可以是CH2F2气体、CH 3F气体或CHF3气体。在一 个实施方式中，含氟气体也可以是NF3气体或SF 6气体。在一个实施方式中，烃气体也可以 是CH4气体。
[0014] 在一个实施方式中，可以是第1膜为氧化硅膜，第2膜为氮化硅膜。在一个实施方 式中，也可以是第1膜为氧化硅膜，第2膜为多晶硅膜。在一个实施方式中，也可以将第1 膜与第2膜总计层叠24层以上。
[0015] 另外，在一实施方式中，掩模也可以是无定形碳制。
[0016] 发明的效果
[0017] 如以上说明那样，可以抑制掩模开口的闭塞且提高形成于多层膜的空间的垂直 性。
【附图说明】
[0018] 图1是表示一个实施方式的多层膜的蚀刻方法的流程图。
[0019] 图2是表示在工序ST1中准备的晶圆的一个例子的图。
[0020] 图3是示意地表示等离子体处理装置的一个例子的图。
[0021] 图4是详细地表示图3所示的阀组、流量控制器组和气体源组的图。
[0022] 图5是表示在工序ST2中正在进行蚀刻的晶圆的图。
[0023] 图6是用于说明在实验例和比较实验例中求出的倾斜角的图。
[0024] 图7是用于说明在实验例和比较实验例中求出的中心线的偏移量的图。
[0025] 附图标iP,说明
[0026] 10…等离子体处理装置、12…处理容器、16…下部电极、30…上部电极、62···第1 高频电源、64···第2高频电源、Cnt···控制部、W…晶圆、MSK···掩模、IL···多层膜、IL1…电介 质膜、IL2···电介质膜、SP···空间、SW···侧壁面、PF···保护膜。
【具体实施方式】
[0027] 以下，参照附图来详细说明各种实施方式。需要说明的是，在各附图中，对于相同 或等同的部分标注相同的附图标记。
[0028] 图1是表示一个实施方式的多层膜的蚀刻方法的流程图。对于图1所示的方法 MT，例如可以用于具有三维结构的NAND闪存的制造，并且包括工序ST1和工序ST2。
[0029] 工序ST1是准备被处理体（以下，称为"晶圆W"）的工序。图2是表示在工序ST1 中准备的晶圆W的一个例子的图。图2所示的晶圆W具有基底层UL、多层膜IL和掩模MSK。 基底层UL可以是设置于基板上的多晶硅制的层。在该基底层UL上设有多层膜IL。多层膜 IL具有介电常数不同的两个电介质膜IL1与IL2交替地层叠的结构。在一个实施方式中， 可以是电介质膜IL1为氧化娃膜，电介质膜IL2为氮化娃膜。在另一个实施方式中，可以是 电介质膜IL1为氧化硅膜，电介质膜IL2为多晶硅膜。电介质膜IL1的厚度例如是5nm~ 50nm，电介质膜IL2的厚度例如是10nm~75nm。也可以将电介质膜IL1与IL2总计层叠 24层以上。在多层膜IL上设有掩模MSK。掩模MSK具有用于对多层膜IL形成孔等空间的 图案。掩模MSK例如可以是无定形碳制。或者，掩模MSK也可以由有机聚合物构成。
[0030] 再次参照图1。在方法MT的工序ST1中，在等离子体处理装置的处理容器内准备 晶圆W。在一个例子中，等离子体处理装置可以是电容耦合型等离子体处理装置。以下，针 对可以用于实施方法MT的等离子体处理装置的一个例子进行说明。图3是示意地表示等 离子体处理装置的一个例子的图，表示该等离子体处理装置的纵向剖面的结构。
[0031] 图3所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置，具备大致圆筒 状的处理容器12。处理容器12的内壁面由经阳极氧化处理的铝构成。该处理容器12被保 护接地。
[0032] 在处理容器12的底部上设有由绝缘材料构成的大致圆筒状的支撑部14。在处理 容器12内，支撑部14从处理容器12的底部在铅垂方向延伸。支撑部14支撑处理容器12 内所设置的载置台ro。具体而言，如图3所示，支撑部14可以在该支撑部14的内壁面上支 撑载置台ro。
[0033] 载置台ro在其上表面保持晶圆W。载置台ro可以包括下部电极16和支撑部18。 下部电极16例如由铝等金属构成，呈大致圆盘形状。在该下部电极16的上表面上设有支 撑部18。
[0034] 支撑部18支撑晶圆W且包含基座部18a和静电卡盘18b。基座部18a例如由铝 等金属制构成，呈大致圆盘形状。基座部18a被设置于下部电极16上，与下部电极16电连 接。静电卡盘18b设置在基座部18a上。静电卡盘18b具有将作为导电膜的电极配置在一 对绝缘层或绝缘片之间的结构。静电卡盘18b的电极与直流电源22电连接。该静电卡盘 18b可以利用来自直流电源22的直流电压所产生的库仑力等的静电力来吸附保持晶圆W。
[0035] 在支撑部18的基座部18a的边缘部上，以包围晶圆W的边缘和静电卡盘18b的方 式配置有聚焦环FR。聚焦环FR是用于使蚀刻的均匀性提高而设置的。聚焦环FR是由根据 蚀刻对象膜的材料而适当选择的材料构成的，例如可以由石英构成。
[0036] 在基座部18a的内部设有制冷剂流路24。制冷剂流路24构成一个实施方式的调 温机构。在制冷剂流路24中，经由配管26a、26b循环供给来自设置于外部的冷水单元的规 定温度的制冷剂。通过控制如此循环的制冷剂的温度，对由支撑部18上支撑的晶圆W的温 度进行控制。
[0037] 另外，等离子体处理装置10中设有气体供给管线28。气体供给管线28向静电卡 盘18b的上表面与晶圆W的背面之间供给来自导热气体供给机构的导热气体、例如He气 体。
[0038] 另外，等离子体处理装置1