0030]在上述技术方案中，优选地，还包括:在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层；在所述第二氧化层上生长多晶硅层；刻蚀掉所述第二氧化层上的多晶硅层；进行离子注入，以形成源极或栅极接触区；在所述源极或栅极接触区的表面制备金属层。
[0031]在该技术方案中，在刻蚀完浅槽后，通过制作并刻蚀多晶硅层，并形成源极或栅极接触区，最后再在源极或栅极接触区的表面制备金属层，即可完成MOSFET的制作。
[0032]在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。
[0033]在该技术方案中，所述衬底可以为P型衬底或N型衬底，以分别形成P沟道超结MOSFET和N沟道超结MOSFET。
[0034]在上述技术方案中，优选地，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。
[0035]在该技术方案中，为了制作P沟道超结M0SFET，当所述第一外延层为P型外延层时，所述第二外延层应该为N型外延层，同样地，为了制作N沟道超结M0SFET，当所述第一外延层为N型外延层时，所述第二外延层应该为P型外延层，
[0036]在上述技术方案中，优选地，所述第一氧化层的厚底等于所述浅沟槽的深度。
[0037]在该技术方案中，第一氧化层的厚度决定了第二外延层的厚度，在刻蚀浅槽的时候也会刻蚀深槽中第二外延层，第一氧化层的厚度等于浅槽的深度，可以保证沟槽表面的平整。
[0038]在上述技术方案中，优选地，所述深沟槽和所述浅沟槽采用干法刻蚀或湿法刻蚀形成。
[0039]在该技术方案中，所述深沟槽和所述浅沟槽的刻蚀方法可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单。
[0040]在上述技术方案中，优选地，采用湿法刻蚀去除所述第一氧化层。
[0041]在该技术方案中，采用湿法刻蚀去除所述第一氧化层，可以达到在不增加刻蚀成本的基础上，快速简洁地去掉第一氧化层的目的。
[0042]下面以制作PM0S为例，结合图16至图22详细说明本发明的技术方案。
[0043]如图16所示，初始氧化层1604生长/光刻/刻蚀，利用初始氧化层1604做屏蔽，并在N型外延层1608上刻蚀深沟槽1606 (此氧化层1604的厚度需和后续浅槽2102的深度保持一致)后的结构示意图；
[0044]如图17所示，在氧化层1604上生长P型外延层1702 ；
[0045]如图18所示，回刻P型外延层1702 ；
[0046]如图19所示，湿法去掉表面氧化层1604并重新淀积氮化硅侧墙；
[0047]如图20所示，回刻氮化硅1902侧墙；
[0048]如图21所示，在氮化硅1902侧墙屏蔽下，直接刻蚀浅槽2102 ；
[0049]如图22所示，去除表面氮化硅层1902 ；
[0050]去除氧化硅层1902后就可以按照相关技术中的步骤完成生长栅氧化层，体区源区注入，生长金属层等操作(如相关技术中图6至图14所示的步骤)。
[0051]以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性倉泛。
[0052]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种沟槽型超结功率器件的制造方法，其特征在于，包括: 在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层； 在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽； 在所述第一氧化层和所述多个深沟槽中生长第二外延层； 刻蚀掉所述第一氧化层上的所述第二外延层； 刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层； 刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层； 在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽； 刻蚀掉所述多个深沟槽的侧墙的氧化硅层。2.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，还包括: 在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层； 在所述第二氧化层上生长多晶硅层； 刻蚀掉所述第二氧化层上的多晶硅层； 进行离子注入，以形成源极或栅极接触区； 在所述源极或栅极接触区的表面制备金属层。3.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，所述衬底为P型衬底或N型衬底。4.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。5.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，所述第一氧化层的厚底等于所述浅沟槽的深度。6.根据权利要求1至5中任一项所述的沟槽型超结功率器件的制造方法，其特征在于，所述深沟槽和所述浅沟槽采用干法刻蚀或湿法刻蚀形成。7.根据权利要求1至5中任一项所述的沟槽型超结功率器件的制造方法，其特征在于，采用湿法刻蚀去除所述第一氧化层。8.—种沟槽型超结功率器件，其特征在于，所述沟槽型超结功率器件由如权利要求1至7中任一项所述的沟槽型超结功率器件的制造方法制作而成。
【专利摘要】本发明提供了一种沟槽型超结功率器件和一种沟槽型超结功率器件的制造方法，其中，沟槽型超结功率器件的制造方法包括：在衬底上生长第一外延层，在第一外延层上生长第一氧化层；在第一氧化层和第一外延层上刻蚀多个深沟槽；在第一氧化层和多个深沟槽中生长第二外延层；刻蚀掉第一氧化层上的第二外延层；刻蚀掉第一氧化层，并在第一外延层和多个深沟槽上淀积氧化硅层；刻蚀掉除多个深沟槽的侧墙外的其他氧化硅层；在多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉多个深沟槽的侧墙的氧化硅层。通过本发明的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
【IPC分类】H01L21/306, H01L29/78, H01L21/336
【公开号】CN105405763
【申请号】CN201410323861
【发明人】赵文魁
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司
【公开日】2016年3月16日
【申请日】2014年7月8日